日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當前位置:首頁 > EDA > 電子設計自動化
[導讀] Altera日前推出該公司第10代FPGA和SoC(芯片系統(tǒng)),Altera公司產品營銷資深總監(jiān)Patrick Dorsey表示,第10代器件在工藝技術和體系結構基礎上都進行了優(yōu)化,以最低功耗實現(xiàn)了業(yè)界最好的性能和水平最高的系統(tǒng)集成度。首

 Altera日前推出該公司第10代FPGA和SoC(芯片系統(tǒng)),Altera公司產品營銷資深總監(jiān)Patrick Dorsey表示,第10代器件在工藝技術和體系結構基礎上都進行了優(yōu)化,以最低功耗實現(xiàn)了業(yè)界最好的性能和水平最高的系統(tǒng)集成度。首次發(fā)布的兩個系列,Stratix 10 FPGA和SoC采用Intel 14nm Tri-Gate工藝和增強體系結構,內核性能提升至當前高端FPGA的兩倍,并可節(jié)省70%功耗。Arria 10 FPGA和SoC采用了TSMC的20nm工藝,重塑了中端器件,在性能上超越了當前的高端FPGA,同時功耗比當前的中端器件低40%。

Patrick Dorsey介紹說,Stratix 10 FPGA和SoC實現(xiàn)了業(yè)界最好的性能和最高水平的集成度,56Gbps收發(fā)器和大于10 TeraFLOP單精度DSP性能,是Altera前一代產品性能的2倍。Stratix 10在單個芯片上集成超過四百萬個邏輯單元(LE),密度提高了4倍,并首次在高端產品中集成了第三代超高性能處理器系統(tǒng),多芯片3D解決方案可集成SRAM、DRAM和ASIC,實現(xiàn)了高性能系統(tǒng)集成,總功耗比前一代產品降低70%。

Arria 10 FPGA和SoC以最低的中端器件功耗提供當前高端FPGA的性能和功能,利用針對TSMC 20nm工藝進行了優(yōu)化的增強體系結構,Arria 10器件的特性和功能比目前的高端FPGA更豐富,而性能提高了15%。Arria 10 FPGA和SoC集成包括115萬邏輯單元、集成硬核IP和第二代處理器系統(tǒng),該系統(tǒng)具有1.5GHz雙核ARM Cortex-A9處理器,含有28Gbps收發(fā)器,帶寬比當前一代產品高4倍,系統(tǒng)性能提高3倍,包括支持2666Mbps DDR4以及15Gbps高速串行存儲器,總功耗比目前中端器件節(jié)省了40%。

據了解,第10代FPGA和SoC由Altera的Quartus II開發(fā)軟件和高級設計流程工具提供支持,這包括OpenCL軟件開發(fā)套件(SDK)、SoC嵌入式設計套裝(EDS)和DSP Builder。與前一代產品相比,采用Quartus II軟件,10代FPGA和SoC的編譯時間縮短8倍,保持了目前業(yè)界最快的編譯時間。Patrick Dorsey稱,編譯時間的有效縮短,是因為采用了現(xiàn)代多核計算技術的前沿軟件算法。

Patrick Dorsey說,目前已有客戶在使用Quartus II軟件開發(fā)Arria 10 FPGA。Arria 10器件第一批樣片將于2014年年初發(fā)售。2013年可提供14nm Stratix 10 FPGA測試芯片,2014年為Stratix 10 FPGA提供Quartus II軟件支持。

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內容真實性等。需要轉載請聯(lián)系該專欄作者,如若文章內容侵犯您的權益,請及時聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

中國,上?!?026年3月26日——低功耗可編程領域的領導者,萊迪思半導體(NASDAQ: LSCC)今日宣布正式加入英偉達(NVIDIA) Halos AI系統(tǒng)檢測實驗室生態(tài)體系。該實驗室是首個獲得美國國家標準協(xié)會認...

關鍵字: 物理人工智能 傳感器 FPGA

具備彈性選項與先進存儲數(shù)據流量管理功能的 FlexNoC 互連 IP,助力瑞薩電子打造面向自動駕駛汽車的高能效、低延遲、高性能系統(tǒng)級芯片(SoC),并支持功能安全。

關鍵字: 片上網絡 SoC 自動駕駛

在工業(yè)自動化的“神經網絡”中,EtherCAT憑借其獨特的“飛過處理”機制,已成為實時控制領域的王者。不同于傳統(tǒng)以太網的存儲轉發(fā),EtherCAT數(shù)據幀在經過每個從站時,硬件直接從中提取數(shù)據并插入響應,這種“邊飛邊修”的...

關鍵字: EtherCAT FPGA 總線

在復雜的SoC芯片設計流程中,硬件與軟件的“割裂”往往是導致項目延期的元兇。當RTL代碼還在仿真階段時,軟件團隊只能基于指令集模擬器(ISS)進行開發(fā),不僅速度慢如蝸牛,且無法捕捉真實硬件的時序細節(jié)。此時,F(xiàn)PGA原型驗...

關鍵字: SoC 硬件加速 FPGA

在工業(yè)4.0浪潮中,邊緣計算網關正成為連接物理世界與數(shù)字世界的核心樞紐。面對多路傳感器產生的海量數(shù)據洪流,傳統(tǒng)單芯片架構已難以滿足實時性與算力的雙重需求。NVIDIA Jetson與FPGA的異構組合,通過"前端FPGA...

關鍵字: 邊緣計算 NVIDIA Jetson FPGA

在高速網絡通信領域,F(xiàn)PGA憑借其并行處理能力成為實現(xiàn)以太網MAC(媒體訪問控制)層的理想平臺。然而,面對1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構建高效的包處理流水線(Packet Pro...

關鍵字: 以太網 MAC FPGA

在FPGA實現(xiàn)數(shù)字信號處理(DSP)算法時,DSP Slice作為專用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運算(MAC)的優(yōu)化實現(xiàn),分享流水線設計與資源復用的實用技巧,幫助開發(fā)者在有限資源下實現(xiàn)更高吞...

關鍵字: FPGA DSP

在異構計算的浪潮中,F(xiàn)PGA憑借其可重構特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當我們試圖通過OpenCL將FPGA納入統(tǒng)一計算平臺時,一個巨大的幽靈始終盤旋在系統(tǒng)上方——內存帶寬瓶頸。PCIe總線的有限帶寬與...

關鍵字: OpenCL FPGA

將成熟的ASIC設計遷移至FPGA平臺,絕非簡單的“復制粘貼”。ASIC設計追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構,直接移植往往導致資源利用率低下甚至時序收...

關鍵字: ASIC FPGA

在高性能FPGA設計中,DSP48E2 Slice絕非僅僅是一個簡單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費其潛在的算力。作為Xilinx UltraScale+架構的核心算術引擎,DSP48E2集成了預加器、...

關鍵字: DSP48E2 FPGA
關閉