功能仿真在FPGA的設(shè)計(jì)流程中是至關(guān)重要的，通過(guò)仿真可及時(shí)修改源程序的錯(cuò)誤，得到正確設(shè)計(jì)。傳統(tǒng)仿真方法是分別對(duì)每個(gè)獨(dú)立的FPGA功能模塊或子模塊進(jìn)行仿真，此方法有一弊處就是忽略了與其他器件的關(guān)聯(lián)，對(duì)可信度產(chǎn)生影響。

集成仿真就是把待測(cè)FPGA功能塊、關(guān)聯(lián)FPGA功能塊和相關(guān)器件模型同時(shí)放在一個(gè)測(cè)試平臺(tái)，利用此平臺(tái)進(jìn)行對(duì)待測(cè)FPGA模塊或子模塊進(jìn)行仿真。此方法最顯然的是加入了關(guān)聯(lián)器件，仿真更加完整。關(guān)鍵技術(shù)在于測(cè)試源代碼VHDL文件按照相關(guān)標(biāo)準(zhǔn)的編寫(xiě)，并多次修改，以使仿真通過(guò)。