日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁 > 工業(yè)控制 > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]安富利公司旗下運(yùn)營機(jī)構(gòu)安富利電子元件宣布推出Xilinx Virtex -6 FPGA DSP開發(fā)工具套件。這套件是為DSP設(shè)計(jì)而打造,是Xilinx目標(biāo)設(shè)計(jì)平臺(tái)(Xilinx Targeted Design Platform) 一部分。它包括可以下載的器件定制版ISE

安富利公司旗下運(yùn)營機(jī)構(gòu)安富利電子元件宣布推出Xilinx Virtex -6 FPGA DSP開發(fā)工具套件。這套件是為DSP設(shè)計(jì)而打造,是Xilinx目標(biāo)設(shè)計(jì)平臺(tái)(Xilinx Targeted Design Platform) 一部分。它包括可以下載的器件定制版ISE Design Suite: System Edition 11.4,已開始接受訂購,價(jià)格為2995美元,開發(fā)人員可以通過它快速啟動(dòng)其設(shè)計(jì)。

無線、航空航天和國防、儀器和醫(yī)療成像設(shè)備以及其它計(jì)算密集型設(shè)備都必須具備極高的數(shù)字信號(hào)處理能力,以及支持高性能系統(tǒng)的強(qiáng)大功能。這種對(duì)性能的高要求,加上必須適應(yīng)多種不斷涌現(xiàn)和/或改變的標(biāo)準(zhǔn),設(shè)計(jì)面臨的挑戰(zhàn)更大。FPGA是解決這些問題的理想解決方案,它的單芯片TeraMAC/s性能和重可編程能力,讓設(shè)計(jì)的產(chǎn)品可以在不斷變化的世界里脫穎而出。

為應(yīng)對(duì)這種挑戰(zhàn),安富利與賽靈思合作,開發(fā)并推出了第一個(gè)DSP開發(fā)工具套件,將Virtex-6 FPGA 、大小可調(diào)節(jié)的開發(fā)板、DSP IP、全套文檔、電纜、針對(duì)性的參考設(shè)計(jì)、以及進(jìn)行設(shè)計(jì)評(píng)估、修改和擴(kuò)展所需的DSP開發(fā)工具集成在一起。DSP設(shè)計(jì)人員首次能將RTL的優(yōu)點(diǎn)與使用C/C++等編程語言和MATLAB/Simulink 軟件的高層次設(shè)計(jì)流程相比較,以確定實(shí)現(xiàn)其產(chǎn)品的最佳設(shè)計(jì)流程。Virtex-6 FPGA DSP開發(fā)工具套件可以提升高達(dá)10倍生產(chǎn)力優(yōu)勢,讓設(shè)計(jì)人員更容易著手以FPGA進(jìn)行DSP設(shè)計(jì)。此套件將多種元素組合成一個(gè)全套解決方案,讓用戶在整個(gè)設(shè)計(jì)過程中都可以專注于其設(shè)計(jì)本身的獨(dú)特價(jià)值上。

安富利電子元件全球技術(shù)行銷副總裁Jim Beneke表示:“Virtex-6 FPGA DSP套件是安富利首次針對(duì)特定領(lǐng)域推出的目標(biāo)設(shè)計(jì)平臺(tái)。此開發(fā)套件能幫助客戶迅速掌握多種工具流程和設(shè)計(jì)技術(shù),來利用Virtex-6系列FPGA進(jìn)行基于DSP的設(shè)計(jì)?!?/FONT>

此套件的關(guān)鍵組件之一是已預(yù)配置并完全驗(yàn)證的Virtex-6 DSP目標(biāo)參考設(shè)計(jì)。這個(gè)設(shè)計(jì)可以用來說明如何利用Virtex-6器件的信號(hào)處理功能進(jìn)行DSP設(shè)計(jì)的技術(shù)和設(shè)計(jì)流程。先進(jìn)的數(shù)字上變頻(DUC)/數(shù)字下變頻(DDC) 目標(biāo)參考設(shè)計(jì)向客戶展示了如何使用一些先進(jìn)技術(shù),如時(shí)鐘過采樣、時(shí)分復(fù)用和利用高性能DSP48 slices來優(yōu)化信號(hào)處理性能和資源的使用等?;赥he MathWorks公司Simulink 和MATLAB的設(shè)計(jì)流程允許算法開發(fā)人員使用熟悉的建模環(huán)境來創(chuàng)建DSP硬件設(shè)計(jì),而無需學(xué)習(xí)RTL。此套件也為有經(jīng)驗(yàn)的RTL設(shè)計(jì)人員提供了創(chuàng)建高效DSP硬件的設(shè)計(jì)技術(shù),讓他們可以利用ISE Design Suite 和LogicCore DSP IP,也提供與高層次算法模型進(jìn)行功能正確性比對(duì)的驗(yàn)證方法。

以下是Virtex-6 DSP 目標(biāo)參考設(shè)計(jì)的一些關(guān)鍵指標(biāo):

* RTL 和 Simulink設(shè)計(jì)源文件

* 頂層系統(tǒng)集成RTL源文件

* 仿真環(huán)境

* 測試平臺(tái)

* 實(shí)現(xiàn)環(huán)境

* 提供設(shè)計(jì)綜合所需的所有步驟和參數(shù)

* 映射(MAP), 布局布線和時(shí)序收斂(timing closure)

* 目標(biāo)參考設(shè)計(jì)指南,包括設(shè)計(jì)個(gè)性和集成的推薦流程

賽靈思公司平臺(tái)解決方案和服務(wù)營銷高級(jí)總監(jiān)Tim Erjavec 表示:“Virtex-6 DSP開發(fā)工具套件讓客戶能利用很多現(xiàn)成經(jīng)驗(yàn)和設(shè)計(jì)流程立即著手設(shè)計(jì),極大地提高了他們使用Virtex-6 FPGA技術(shù)的生產(chǎn)力。套件中包括的DSP目標(biāo)參考設(shè)計(jì)提供了一種方便易用的、可重復(fù)使用的設(shè)計(jì)基礎(chǔ)架構(gòu),能加速客戶的應(yīng)用開發(fā),是賽靈思與安富利這樣的業(yè)界領(lǐng)先伙伴合作,快速部署目標(biāo)設(shè)計(jì)平臺(tái)的極佳實(shí)例?!?/FONT>

0次

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

2025年8月28日,中國北京訊 ——全球領(lǐng)先的技術(shù)分銷商和解決方案提供商安富利正鞏固其在無線充電解決方案領(lǐng)域的領(lǐng)導(dǎo)地位,該市場持續(xù)呈現(xiàn)顯著增長態(tài)勢。通過持續(xù)投資先進(jìn)無線技術(shù)和擴(kuò)展合作伙伴生態(tài)系統(tǒng),安富利正賦能客戶創(chuàng)新,...

關(guān)鍵字: 安富利 無線充電 ConvenientPower

7月22日,第三屆安富利汽車生態(tài)圈峰會(huì)(AAES2025)在杭州正式拉開帷幕。本次峰會(huì)以“智行未來·AI時(shí)代的汽車生態(tài)變革”為主題,匯聚國內(nèi)外知名車企及生態(tài)鏈合作伙伴,圍繞“智能駕駛”、“新能源動(dòng)力”、“車·AI跨界協(xié)同...

關(guān)鍵字: 安富利 汽車 AAES2025 智慧出行

在嵌入式開發(fā)領(lǐng)域,工具鏈的生態(tài)競爭直接影響開發(fā)效率與產(chǎn)品競爭力。德州儀器(TI)的Code Composer Studio(CCS)與賽靈思(Xilinx)的Vitis作為兩大主流平臺(tái),分別在DSP與FPGA/SoC開發(fā)...

關(guān)鍵字: TI Xilinx

在外圍局勢風(fēng)云變幻的當(dāng)下,供應(yīng)鏈的安全與穩(wěn)定受到前所未有的重視。對(duì)于注重持續(xù)創(chuàng)新的硬科技企業(yè)而言,情況更是如此。面對(duì)復(fù)雜多變的市場環(huán)境,硬科技企業(yè)能夠破浪前行、韌性增長的“武功秘籍”之一,正是供應(yīng)鏈的支撐,堪稱“供應(yīng)鏈強(qiáng)...

關(guān)鍵字: 安富利 供應(yīng)鏈

安富利最新發(fā)布的年度研究報(bào)告顯示 ,包括中國工程師在內(nèi)的全球工程師普遍認(rèn)為AI具有廣泛的應(yīng)用潛力,但目前難以確定AI將對(duì)哪個(gè)具體領(lǐng)域產(chǎn)生最大影響

關(guān)鍵字: 安富利 AI應(yīng)用 中國工程師

Serial RapidIO(SRIO)是一種高性能、低引腳數(shù)、基于數(shù)據(jù)包交換的互連技術(shù),專為滿足未來高性能嵌入式系統(tǒng)的需求而設(shè)計(jì)。它由Motorola和Mercury等公司率先倡導(dǎo),旨在為嵌入式系統(tǒng)提供可靠的、高性能的...

關(guān)鍵字: SRIO Xilinx

隨著Altera,Xilinx兩家FPGA巨頭陸續(xù)被收購,F(xiàn)PGA的未來似乎已經(jīng)與數(shù)據(jù)中心、AI等超大規(guī)模應(yīng)用綁定。

關(guān)鍵字: Altera Xilinx

在現(xiàn)代電子設(shè)計(jì)自動(dòng)化(EDA)工具鏈中,ModelSim作為一款功能強(qiáng)大的仿真軟件,廣泛應(yīng)用于FPGA(現(xiàn)場可編程門陣列)和數(shù)字IC設(shè)計(jì)的驗(yàn)證階段。特別是在與Xilinx FPGA結(jié)合使用時(shí),ModelSim能夠模擬復(fù)雜...

關(guān)鍵字: ModelSim Xilinx

在FPGA(現(xiàn)場可編程門陣列)設(shè)計(jì)與開發(fā)過程中,Xilinx的Vivado工具憑借其強(qiáng)大的功能和用戶友好的界面,受到了廣大工程師的青睞。然而,僅僅掌握Vivado的基本操作是遠(yuǎn)遠(yuǎn)不夠的,掌握一些使用小技巧可以極大地提高設(shè)...

關(guān)鍵字: Vivado FPGA Xilinx

在高速數(shù)據(jù)傳輸?shù)腇PGA設(shè)計(jì)中,時(shí)序約束是保證數(shù)據(jù)準(zhǔn)確傳輸?shù)年P(guān)鍵因素之一。特別是在LVDS(Low Voltage Differential Signaling)等高速接口設(shè)計(jì)中,信號(hào)的傳輸延時(shí)和時(shí)序?qū)R尤為重要。Xil...

關(guān)鍵字: 時(shí)序約束 Xilinx IDELAYE2應(yīng)用
關(guān)閉