Altera公司近日發(fā)布業(yè)界帶寬最大的FPGA——下一代28-nm Stratix V FPGA。Stratix V FPGA具有1.6 Tbps串行交換能力，采用各種創(chuàng)新技術(shù)和前沿28-nm工藝，降低了寬帶應(yīng)用的成本和功耗。

Stratix V FPGA系列采用TSMC 28nm高性能(HP)工藝進(jìn)行制造，提供110萬(wàn)邏輯單元(LE)、53-Mbits嵌入式存儲(chǔ)器、3,680個(gè)18x18乘法器，以及工作在業(yè)界最高速率28 Gbps的集成收發(fā)器。器件還采用了業(yè)界最高級(jí)的專(zhuān)用硬核知識(shí)產(chǎn)權(quán)(IP)，提高了系統(tǒng)集成度和性能，而沒(méi)有成本和功耗代價(jià)。該系列包括四種型號(hào)產(chǎn)品，滿足了無(wú)線/固網(wǎng)通信、廣播、計(jì)算機(jī)和存儲(chǔ)、測(cè)試和醫(yī)療市場(chǎng)的多種應(yīng)用需求。這些型號(hào)產(chǎn)品包括：

· Stratix V GT FPGA——業(yè)界唯一面向100G以上系統(tǒng)，集成28-Gbps收發(fā)器的FPGA。

· Stratix V GX FPGA——支持多種應(yīng)用的600-Mbps至12.5-Gbps收發(fā)器。

· Stratix V GS FPGA——600-Mbps至12.5-Gbps收發(fā)器，適用于高性能數(shù)字信號(hào)處理(DSP)應(yīng)用。

· Stratix V E FPGA——適用于ASIC原型開(kāi)發(fā)和仿真以及高性能計(jì)算應(yīng)用的高密度FPGA。

Stratix V

Altera公司產(chǎn)品和企業(yè)市場(chǎng)副總裁Vince Hu*論說(shuō)：“我們第五代Stratix系列創(chuàng)新技術(shù)極大的提高了高端器件的密度和I/O性能，進(jìn)一步鞏固了FPGA相對(duì)于ASIC和ASSP的競(jìng)爭(zhēng)地位。Altera一直致力于解決提高帶寬，同時(shí)滿足設(shè)計(jì)成本和功耗要求這一難題。從內(nèi)核到I/O，我們研究了Stratix V FPGA的所有指標(biāo)，確保該器件具有最佳性能、密度和集成度?！?/P>

Stratix V FPGA：為帶寬而打造

Stratix V GX和Stratix V GS FPGA含有66個(gè)高性能、低功耗12.5 Gbps收發(fā)器。Stratix V FPGA支持多種3G、6G和10G協(xié)議以及電氣標(biāo)準(zhǔn)，滿足兼容性要求，例如，10G/40G/100G、Interlaken和PCI Express (PCIe) Gen 3、Gen2、Gen 1。該器件還支持與10G背板(10GBASE-KR)和光模塊的直接鏈接。Stratix V GT FPGA的28-Gbps收發(fā)器設(shè)計(jì)用于滿足CEI-28G規(guī)范。28-Gbps收發(fā)器每通道功耗只有200 mW，大幅度降低了系統(tǒng)單位帶寬功耗。

除了收發(fā)器帶寬，Stratix V FPGA還包括一個(gè)7 x 72位1,600-Mbps DDR3存儲(chǔ)器接口，以及所有I/O上的1.6 Gbps LVDS通道。

Altera對(duì)Stratix V FPGA內(nèi)核體系結(jié)構(gòu)進(jìn)行了改進(jìn)，提高了面積和邏輯效率以及系統(tǒng)性能，包括：

· 新的自適應(yīng)邏輯模塊(ALM)體系結(jié)構(gòu)——在最大的器件中額外增加了800K寄存器，提高了邏輯效率。ALM體系結(jié)構(gòu)適用于需要大量流水線和寄存器的設(shè)計(jì)。

· 含有M20K模塊的增強(qiáng)嵌入式存儲(chǔ)器結(jié)構(gòu)——提高了面積效率，性能更好。

· 業(yè)界第一款精度可調(diào)DSP模塊——實(shí)現(xiàn)了效率最高、性能最好的多精度DSP數(shù)據(jù)通路。

· 用戶友好的部分重新配置功能——設(shè)計(jì)人員可以重新配置部分FPGA，而其他部分仍然正常運(yùn)行。

Stratix V FPGA在所有FPGA中實(shí)現(xiàn)了集成度最高的硬核IP，提高了器件性能，沒(méi)有功耗或者成本代價(jià)。器件增強(qiáng)功能包括PCIe Gen3, Gen2, Gen1、40G/100G以太網(wǎng)、CPRI/OBSAI、Interlaken、Serial RapidIO (SRIO) 2.0和萬(wàn)兆以太網(wǎng)(GbE) 10GBASE-R。增強(qiáng)了讀/寫(xiě)通路的存儲(chǔ)器接口包括DDR3、RLDRAM II和QDR II+。

正如Altera在今年早些時(shí)候發(fā)布的28-nm FPGA創(chuàng)新技術(shù)，Stratix V FPGA采用了公司的嵌入式HardCopy模塊。這一獨(dú)特的方法使Altera能夠迅速改變FPGA中的增強(qiáng)功能，在3到6個(gè)月內(nèi)完成專(zhuān)用器件型號(hào)的開(kāi)發(fā)。嵌入式HardCopy模塊為用戶提供了700K等價(jià)LE，與軟核邏輯實(shí)現(xiàn)相比，功耗降低了65％。

過(guò)渡到HardCopy ASIC

Altera還為Stratix V FPGA用戶提供HardCopy V ASIC器件，幫助他們以較低的風(fēng)險(xiǎn)和成本過(guò)渡到ASIC產(chǎn)品。公司將盡快提供HardCopy V ASIC的詳細(xì)信息。

供貨信息

Altera預(yù)計(jì)于2011年第一季度開(kāi)始發(fā)售Stratix V FPGA樣片。2010年第二季度推出的Quartus II 10.0軟件將為Stratix V FPGA提供支持。

系列白皮書(shū)、視頻和技術(shù)文檔重點(diǎn)介紹了Stratix V FPGA怎樣幫助您解決目前最難的設(shè)計(jì)挑戰(zhàn)，您可以在Altera網(wǎng)站上獲得這些資料。