本設(shè)計顯示需要使用的是15個七段顯示數(shù)碼管。在計時結(jié)果顯示電路中，七段數(shù)碼管顯示部分是一個不容忽視的環(huán)節(jié)，如若處理不得當(dāng)，可能引起系統(tǒng)功率過大，產(chǎn)生散熱問題，嚴(yán)重時甚至?xí)?dǎo)致系統(tǒng)的燒毀。為了解決好以上問題，下面就對七段數(shù)碼管顯示電路做簡要的分析和介紹。

通常點亮一個LED所需的電流是5～50 mA，通電的電流愈大，LED的亮度愈高，相對的也會使其壽命縮短。一般以10 mA的導(dǎo)通電流來估算它所必須串聯(lián)的阻值，其計算方式參考如圖1所示。

如圖1 單個LED的串接電阻計算方式

七段顯示器可分為共陽極、共陰極型兩種，它們都可以等效成8個LED的連接電路，其中如圖2就是共陰極型七段顯示器的等效電路和每節(jié)LED的定義位置圖。

如圖2 共陰極型七段顯示器的LED位置定義和等效電路

因此，若要點亮七段顯示器以實現(xiàn)一個3的數(shù)字符號并不點亮P點LED，則輸入七段顯示碼是“01001111”，而且這個碼字的每個位所對應(yīng)位置和如圖2相同，順序是“pgfedcba”。依此類推可得到0～F的顯示碼。

由于本設(shè)計的目標(biāo)是設(shè)計一個綜合的計時系統(tǒng)，要求同時顯示年（在這里年份的前兩位固定為20）、月、日、時、分、秒及星期共15個數(shù)字，依照圖⒎4的計算方式，同時點亮－個七段顯示器的8節(jié)LED，結(jié)果將需電流為10 mA×8＝80 mA。若再進(jìn)－步同時點亮15個七段顯示器，這時所需電流為80 mA×15=1200 mA=1.2 AL。這對于一般的電子電路來說，是一個不小的電流，不但CPLD＆FPGA無法負(fù)荷這樣的電流驅(qū)動，而且這個功率也太大，散熱也是問題，電路容易被燒毀。因此顯示電路部分不能直接實現(xiàn)各個計時結(jié)果同時顯示，只能另外通過一個掃描電路對計時輸出進(jìn)行逐個掃描，使七段數(shù)碼管以兩個為一個組，逐個進(jìn)行顯示。只要每個掃描頻率超過人的眼睛視覺暫留頻率24 Hz，就可以達(dá)到點亮兩個七段數(shù)碼管，卻能享有所有七段數(shù)碼管同時顯示的視覺效果，而且顯示也不致閃爍抖動，從而間接實現(xiàn)計時結(jié)果同時顯示。

根據(jù)以上設(shè)計思想，本系統(tǒng)的數(shù)據(jù)顯示電路可分為兩個子模塊：

（1）顯示控制電路XSKZQ：負(fù)責(zé)完成數(shù)據(jù)選擇掃描及數(shù)碼管位選擇信號的產(chǎn)生，數(shù)據(jù)掃描選擇輸出，對于選擇的數(shù)據(jù)進(jìn)行BCD碼轉(zhuǎn)換等功能；

（2）顯示譯碼電路：將用于顯示的BCD碼數(shù)據(jù)進(jìn)行譯碼。

XSKZQ的輸入、輸出端口如圖3所示。其中，輸入信號CLK_SCAN為用于產(chǎn)生數(shù)據(jù)選擇掃描等控制信號的時鐘信號；輸入信號SEC、MIN、HOUR、DAY、MON、YEAR、WEEK分別來自計秒電路、計分電路、計時電路、計目電路、計月電路、計年電路、計星期電路等計時電路的計時結(jié)果輸出端；輸出信號BCD為被選擇進(jìn)行顯示的計秒/計分/計時/計日/計月/計年/計星期電路等計時電路的計時結(jié)果的8位BCD碼，輸出端SELOUT經(jīng)外部的3 -8譯碼電路譯碼后用于選擇對應(yīng)計時結(jié)果顯示數(shù)碼管的公共端COM。如圖4為15個共陰極型七段數(shù)碼管驅(qū)動接線圖。

如圖3 XSKZQ的輸入、輸出端口圖

如圖4 15個共陰極型七段數(shù)碼管驅(qū)動接線圖