在基于EDA技術(shù)的數(shù)字電路系統(tǒng)設(shè)計中，分頻電路應(yīng)用得十分廣泛，常常使用分頻電路來得到數(shù)字系統(tǒng)中各種不同頻率的控制信號。所謂分頻電路，就是將一個給定的頻率較高的數(shù)字輸入信號，經(jīng)過適當(dāng)?shù)奶幚砗?，產(chǎn)生一個或數(shù)個頻率較低的數(shù)字輸出信號。分頻電路本質(zhì)上是加法計數(shù)器的變種，其計數(shù)值由分頻常數(shù)N=fin/fout決定，其輸出不是一般計數(shù)器的計數(shù)結(jié)果，而是根據(jù)分頻常數(shù)對輸出信號的高、低電平進(jìn)行控制。

【例1】設(shè)計一個將1 kHz的方波信號變?yōu)檎?、?fù)周不等的50 Hz信號的分頻電路的VHDL程序，并使用MAX＋+p1us Ⅱ進(jìn)行仿真。

仿真結(jié)果如圖所示。

如圖1 FJYFP分頻器的仿真波形

【例2】 設(shè)計一個將1 kHz的方波信號變?yōu)闉檎?、?fù)周相等的50 Hz方波信號的分頻電路的VHDL程序，并使用MAX+p1us Ⅱ進(jìn)行仿真。

仿真結(jié)果如圖所示。

如圖2 JYFP分頻器的仿真波形

【例3】設(shè)計一個通用的可輸出輸入信號的2分頻信號、4分頻信號、8分頻信號、16分頻信號、2位2分頻信號序列、2位4分頻信號序列的分頻電路的VHDL程序，并使用MAX+p1us Ⅱ進(jìn)行仿真。

仿真結(jié)果如圖所示。

如圖3 TYFP分頻器的仿真波形