隨著FPGA設(shè)計(jì)速度不斷提高,信號(hào)傳輸?shù)馁|(zhì)量(信號(hào)完整性)問(wèn)題顯得越來(lái)越重要.為了保證高速信號(hào)完整性,通常在印制電路板(PCB)上進(jìn)行阻抗匹配,以減小信號(hào)的反射和振蕩.盡管大量的匹配電阻保證了信號(hào)的完整性,但也增加了印制電路板的布線復(fù)雜度和成本,如圖1所示,Xilinx但是導(dǎo)的數(shù)字化控制阻抗技術(shù)(XCITE)徹底解決了這方面的問(wèn)題,通過(guò)使用數(shù)字控制阻抗(Digital Controlled Impedeance,DCI)技術(shù),即通過(guò)設(shè)置每個(gè)Bank的VRP引腳的外部電阻(每個(gè)Ban只有兩上)在Spartan-3器件內(nèi)部實(shí)現(xiàn)阻抗匹配,從而大量減少了匹配電阻的數(shù)量,提高了板極系統(tǒng)的穩(wěn)定性,如圖2所示.

圖1 普通高速邏輯設(shè)計(jì)的阻抗匹配

圖2 Spartan-3的阻抗匹配技術(shù)

使用DCI進(jìn)行阻抗匹配的接口標(biāo)準(zhǔn)包括LVTTL、LVCMOS、SSTL3-Ⅰ/Ⅱ、SSTL2-Ⅰ/Ⅱ、HSTL-Ⅰ/Ⅱ/Ⅲ/Ⅳ、GTL和GTL+。