盡管ISE 10.x設(shè)計工具提供了功能強(qiáng)大的智能化綜合及實現(xiàn)等模塊，但在對邏輯進(jìn)行高級設(shè)計的過程中仍然需要采用手動布局布線的方式才能達(dá)到?jīng)]計要求。FPGA Editor 工具為設(shè)計者提供豐富的FPGA底層編輯功能，主要體現(xiàn)在以下幾個方面．

（1）在運(yùn)行自動布局布線器之前，對設(shè)計的關(guān)鍵組件和路徑進(jìn)行手動布局布線。

（2）如果自動布局布線器沒有完成設(shè)計，可以通過于動方法完成。

（3）可以在設(shè)計中添加探針（Cross Probing）用來檢測溝在目標(biāo)器中信號的狀態(tài)探針可以將一個內(nèi)部網(wǎng)線連接到一個輸入／輸出引腳上，利用這種方式可以在不重新進(jìn)行綜合處理的前提下調(diào)試器件內(nèi)部的任意信號。

（4）可以運(yùn)行BitCen位流文件生成工具，并將生成配置文件下載到目標(biāo)器件中．

（5）可以自接觀察和修改在沒針中與ILA內(nèi)核相連的網(wǎng)線．

（6）可以手動創(chuàng)建一個完整的設(shè)計，但僅適合高級邏輯設(shè)計人員。

對于大型的邏輯設(shè)計或時序要求比較嚴(yán)格的設(shè)計來說，在使用自動布局布線器時可能會存在這樣一種情況，即雖然布局布線工具經(jīng)過了最大努力，但最后還是無法完成設(shè)計整個布局布線流程，而設(shè)計的代碼在力所能及的范圍內(nèi)己經(jīng)最優(yōu)化了。這時可以通過使用手動布線來完成自動布局布線器沒完成的布線工作，利用FPGA底層編輯器對設(shè)計的關(guān)鍵路徑做一些處理，以有效地提高設(shè)計的布通率。通過于動設(shè)計的方式可以提高設(shè)計性能，提高器件內(nèi)部邏輯資源的利用率。

在多數(shù)情況下，為了能夠?qū)壿嬙O(shè)計進(jìn)行動態(tài)調(diào)試，會在設(shè)計中使用ILA（集成化的邏輯分析工具）觀察與分析內(nèi)部信號或內(nèi)部總線．Xilinx的ChipScope Pro（集成化邏輯分析工具）需要將ILA內(nèi)核插人到原始設(shè)計中，即將需要觀測的數(shù)據(jù)、邏輯等于內(nèi)部的某些網(wǎng)線連接，而這些觀察點需要隨時修改。 如果每次修改都重新插入ILA ，重新綜合及布局布線，不僅工作效率低，同時由于每次布局布線結(jié)果都有差異，所以將會影響分析的可信度。一個比較好的解決方法是首先將一些信號與ILA連接并進(jìn)行觀察，隨之使用FPGA底層編輯器打開布局布線后的NCD文件改變內(nèi)部網(wǎng)線和ILA觀測數(shù)據(jù)線的連接關(guān)系。然后直接通過添加探針或?qū)LA的修改來對邏輯調(diào)試，加快研發(fā)進(jìn)度。