Forte Design Systems發(fā)布了版本號(hào)為3.3的Cynthesizer(tm) SystemC綜合器產(chǎn)品。通過(guò)集成Cynthesizer ，Magama設(shè)計(jì)自動(dòng)化的Blast Create綜合技術(shù)以及Blast Fusion布局布線(xiàn)技術(shù)，Cynthesizer 3.3版是業(yè)界第一款提供從高層次SystemC 到GDSII直接轉(zhuǎn)換的高層次綜合器產(chǎn)品。最新的發(fā)布版本也添加了SystemC 行為IP庫(kù)，圖形分析環(huán)境，以及其它實(shí)現(xiàn)更好品質(zhì)成果(QoR)的特性。
　“具有直接從SystemC 算法到GDSII的直接關(guān)聯(lián)在時(shí)間上給設(shè)計(jì)者提供了實(shí)現(xiàn)高品質(zhì)成果的明顯優(yōu)勢(shì)?！?Forte總裁兼CEO Sean Dart說(shuō)，“我們新的CynWare IP 庫(kù)以及與合作伙伴產(chǎn)品的緊密結(jié)合給客戶(hù)提供了從算法到第一時(shí)間產(chǎn)品硅片的最快途徑?！?
從SystemC算法到GDSII的直接轉(zhuǎn)換提供了對(duì)時(shí)序收斂的深刻理解借助Forte對(duì)Cynthesizer和Magma公司的Blast Create(tm)的集成，設(shè)計(jì)者可以采用高層次的SystemC 代碼并直接進(jìn)入GDSII，這給他們?cè)谠O(shè)計(jì)過(guò)程中盡早提供了精確的定時(shí)和面積估計(jì)。設(shè)計(jì)者可以采用SystemC進(jìn)行架構(gòu)探索并立刻得知何種設(shè)計(jì)將實(shí)現(xiàn)最佳布局布線(xiàn)(P&R)利用率。通過(guò)一些簡(jiǎn)單的配置設(shè)定，設(shè)計(jì)者可以自動(dòng)地采用Blast Create對(duì)Cynthesizer生成的Verilog RTL進(jìn)行綜合從而得到一個(gè)門(mén)級(jí)的網(wǎng)絡(luò)表，并自動(dòng)采用Magma的Blast Fusion實(shí)現(xiàn)布局布線(xiàn)。較高層的抽象具有較少的具體實(shí)現(xiàn)細(xì)節(jié)?；趤?lái)自P&R過(guò)程的反饋，Cynthesizer的時(shí)鐘參數(shù)可以被進(jìn)一步約束從而在無(wú)需重新編寫(xiě)源代碼的情況下滿(mǎn)足實(shí)現(xiàn)的需要。Cynthesizer從SystemC 到GDSII的流程給設(shè)計(jì)者提供了更高的抽象層同時(shí)保持了實(shí)現(xiàn)的細(xì)節(jié)和進(jìn)度。CynWare：行為級(jí)SystemC IP構(gòu)建模塊聯(lián)同Cynthesizer 3.3版，F(xiàn)orte 發(fā)布了它的CynWare SystemC IP 庫(kù)，給設(shè)計(jì)者提供了可綜合的構(gòu)建模塊從而加快實(shí)現(xiàn)他們的設(shè)計(jì)。由于這些預(yù)先設(shè)計(jì)的元素是實(shí)現(xiàn)不相關(guān)的，他們可以被重定位到不同的處理過(guò)程和QoR目標(biāo)中且無(wú)性能和面積的損失。CynWare IP庫(kù)目前包含了可綜合的：浮點(diǎn)數(shù)據(jù)類(lèi)型，IEEE754單精度和雙精度，以及其它用戶(hù)定義的指數(shù)和尾數(shù)寬度的組合；定點(diǎn)數(shù)據(jù)類(lèi)型； 基本連接接口，諸如流數(shù)據(jù)、基于FIFO，以及內(nèi)存接口；連接AMBA(r) AHB(tm) 的主、從總線(xiàn)接口。針對(duì)快速仿真的事務(wù)級(jí)模型被包含在所有的接口IP中其它特性和QoR優(yōu)化 Forte Cynthesizer 3.3版增加了下面的新特性和改進(jìn)措施：* Cynthesizer Workbench：一個(gè)新圖形化交互式分析環(huán)境，其提供了多種不同數(shù)據(jù)的顯示窗口，包括對(duì)控制和數(shù)據(jù)信號(hào)流、寄存器使用以及其它硬件細(xì)節(jié)的細(xì)致分析，這些顯示窗口關(guān)聯(lián)到被注釋的源代碼窗口。交叉關(guān)聯(lián)顯示使得更容易分析設(shè)計(jì)細(xì)節(jié)從而理解實(shí)現(xiàn)折衷以及實(shí)現(xiàn)更好QoR。* 高級(jí)輸出端口時(shí)序控制：允許各種各樣的輸出端口時(shí)序和寄存器方案定義，提供了對(duì)驅(qū)動(dòng)輸出端口以及其時(shí)序的具體電路搭建的精確控制。* 時(shí)序強(qiáng)度控制：當(dāng)設(shè)計(jì)過(guò)程中使用一個(gè)單一的簡(jiǎn)單控制時(shí)，允許設(shè)計(jì)者設(shè)定時(shí)序強(qiáng)度的級(jí)別。* 設(shè)計(jì)調(diào)度改進(jìn)：對(duì)基本調(diào)度算法的改進(jìn)使得Cynthesizer更好地實(shí)現(xiàn)了包含對(duì)多內(nèi)存條件訪(fǎng)問(wèn)的設(shè)計(jì)，從而降低總體設(shè)計(jì)延時(shí)。價(jià)格和供貨情況：現(xiàn)有的客戶(hù)可以免費(fèi)獲得Cynthesizer 3.3版。 CynWare IP庫(kù)由幾個(gè)模塊構(gòu)成，其中的一些作為Cynthesizer產(chǎn)品的一部分，其它的基于每個(gè)項(xiàng)目定價(jià)。
關(guān)于Fort Cynthesizer
Forte 的Cynthesizer通過(guò)從高層次算法自動(dòng)生成高質(zhì)量的硬件設(shè)計(jì)，大大減小了設(shè)計(jì)復(fù)雜芯片和系統(tǒng)所需要的時(shí)間。Cynthesizer 被硅驗(yàn)證過(guò)具有超過(guò)手動(dòng)編碼RTL的可靠QoR。 Cynthesizer 已經(jīng)被應(yīng)用于超過(guò)130個(gè)設(shè)計(jì)，且被世界范圍內(nèi)超過(guò)25家的頂級(jí)系統(tǒng)的半導(dǎo)體公司應(yīng)用在生產(chǎn)中。關(guān)于Forte Design Systems
Forte Design Systems是一家領(lǐng)先的提供更高層次抽象設(shè)計(jì)的軟件產(chǎn)品供應(yīng)商。Forte新穎的高層次綜合技術(shù)使得采用ASICs、FPGAs和SoCs進(jìn)行算法設(shè)計(jì)創(chuàng)造復(fù)雜電子系統(tǒng)的設(shè)計(jì)團(tuán)隊(duì)大大減少了其設(shè)計(jì)和驗(yàn)證的時(shí)間。 Forte總部位于 100 Century Center Court, San Jose, CA 95112。 更多的信息，請(qǐng)?jiān)L問(wèn)www.ForteDS.com 。

來(lái)源:小草0次