日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當前位置：首頁 > 工業(yè)控制 > 電子設計自動化

基于FPGA的IDE硬盤數(shù)據(jù)AES加解密研究與實現(xiàn)

時間：2018-07-25 12:20:04

關鍵字： FPGA ide 加解密硬盤數(shù)據(jù)

手機看文章

掃描二維碼
隨時隨地手機看文章

摘要：提出了基于FPGA對IDE硬盤數(shù)據(jù)進行AES加解密的方法。對算法進行了改進和優(yōu)化，以降低加解密過程對IDE硬盤數(shù)據(jù)傳輸速度的影響。

關鍵詞：FPGA AES IDE

基于FPGA的IDE硬盤數(shù)據(jù)AES加解密研究與實現(xiàn).pdf

本站聲明：本文章由作者或相關機構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點，本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系本站刪除（郵箱：macysun@21ic.com ）。

換一批