近幾年來，隨著新工藝、新器件的迅速發(fā)展，高速器件變得越來越普及，高速電路設計也就成了普遍需要的技術。TI公司的DsPs芯片TMS320C62xx、C64xx、C67xx系列器件是發(fā)展非常迅速的高速器件之一。C6000內(nèi)部結構為定點，浮點系列兼容DsP，目前CPU主頻100MHz,-4i00MHz。具有VelociTITM先進的甚長指令字（VLIW）結構內(nèi)核，可以做到一個指令周期并行執(zhí)行8條32 bit的指令。由于其具有高速運算能力，廣泛應用在通信、對抗、雷達和圖像處理等需要高度智能化、高速處理能力的領域。　　隨著芯片集成度的越來越高，芯片的引腳也越來越多，器件的封裝也在不斷地發(fā)生變化，從DIP至OSOP，從SOP到PQFP，從PQFP到BGA。TMS320C6000系列器件采用BGA封裝，在電路應用方面，BGA封裝具有高成功率、低返修率、高可靠性的特點，應用越來越廣泛，但由于BGA封裝屬于球柵陣列貼片封裝，在開發(fā)中系統(tǒng)的物理實現(xiàn)上，也就是板級設計牽涉到很多高速數(shù)字電路的設計技術。高速系統(tǒng)中，噪聲干擾的產(chǎn)生是第一影響因素，高頻電路還會產(chǎn)生輻射和沖突，而較快的邊緣速率則會產(chǎn)生振鈴、反射和串擾。如果不考慮高速信號布局布線的特殊性，設計出的將不能正常工作。因此PCB板設計成功是DSPs電路設計過程中非常關鍵的一個環(huán)節(jié)。　　1 傳輸線效應　　1.1信號完整性　　信號完整性主要有反射、振鈴、地彈和串擾等現(xiàn)象。PCB板上的走線可等效為圖1所示的串聯(lián)和并聯(lián)的電容、電阻和電感結構。串聯(lián)電阻的典型值0.25D.／R-4）。55DJft，并聯(lián)電阻阻值通常很高。將寄生電阻、電容和電感加到實際的PCB連線中之后，連線上的最終阻抗稱為特征阻抗zo?！　∪绻麄鬏斁€和接收端的阻抗不匹配，這就會引起信號的反射和振蕩。布線的幾何形狀，不正確的線端接，經(jīng)過連接器的傳輸及電源平面的不連續(xù)等因素的變化均會導致反射。過沖和下沖是信號在電平上升沿和下降沿變化時產(chǎn)生的，會在瞬間產(chǎn)生高于或低于平穩(wěn)電平的毛刺，容易損壞器件。信號的振鈴和環(huán)繞振蕩分別是由線上不恰當?shù)碾姼泻碗娙菟鶓鸬?。振鈴可以通過適當?shù)亩私佑枰詼p小?！　‘旊娐分杏写蟮碾娏饔縿訒r會引起地彈，若有一個較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面間的寄生電感和電阻就會引發(fā)電源噪聲。串擾是兩條信號線之間的耦合問題，信號線之間的互感和互容導致了線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。PCB板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性及線端接方式對串擾都有一定的影響。　　1.2 解決辦法　　要解決常見的問題需要采取的一些措施：　　電源層對電流方向不限制，返回線可沿著最小阻抗即與信號線最接近的路徑走。這就可能使電流回路最小，而這將是高速系統(tǒng)首選的方法。但是電源層不排除線路雜波，不注意電源分布路徑，所有系統(tǒng)均會產(chǎn)生噪聲造成錯誤。因此需要特殊的濾波器，由旁路電容實現(xiàn)。一般一個l蝦到lOp.F的電容放在板上電源輸入端，而0.01p.F至U0.1心的電容放在板上每個有源器件的電源、地的管腳之間。旁路電容的作用就像濾波器，大電容（10aF）放在電源輸入端，濾除板外產(chǎn)生的低頻（60Hz）噪聲，板上有源器件產(chǎn)生的噪聲在100MHz或更高的頻率下會產(chǎn)生諧波，放在每個芯片之間的旁路電容通常比放在板上電源輸入端的電容小得多。　　根據(jù)經(jīng)驗，如果設計中模數(shù)混合，將PCB分區(qū)為模擬和數(shù)字部分，模擬器件放在模擬部分，數(shù)字器件放在數(shù)字部分，A／D轉(zhuǎn)換器跨區(qū)放置。模擬信號和數(shù)字信號在各自區(qū)內(nèi)布線，保證數(shù)字信號返回電流不會流入到模擬信號的地上?！　∨月泛腿ヱ钍欠乐鼓芰繌囊粋€回路轉(zhuǎn)移到另外一個回路，電源層、底線層、元器件和內(nèi)部電源連接3個回路區(qū)域需要重視。盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：地線>電源線>信號線，通常信號線寬為：O.2～O.3mm，最細寬度可達0.05"-""0.07mm，電源線為1.2"-""2.5 n""Lrfl。用大面積銅層作地線用，在印制板上把沒被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影?，電源，地線各占用一層。為每個集成電路芯片配置一個0.01心的陶瓷電容器。如遇到印制空間小而裝不下時，可每4～10個芯片配置一個l～10心鉭電解電容器，這種器件的高頻阻抗特別小，在500kI-Iz～20MHz范圍內(nèi)阻抗小于lQ，而且漏電流很?。∣.5LlA以下）。去耦濾波電容器必須緊靠集成電路安裝，力求最短的電容器引線和最小的瞬態(tài)電流回路面積，特別是高頻旁路電容不能帶引線?！　τ诋斚到y(tǒng)工作在50MHz時，將產(chǎn)生傳輸線效應和信號的完整性問題，采取傳統(tǒng)措施可以達到比較滿意的效果；而當系統(tǒng)時鐘達到120MHz時，就需要考慮使用高速電路設計知識，否則基于傳統(tǒng)方法設計的PCB將無法正常工作。因此，高速PCB電路設計已經(jīng)成為系統(tǒng)設計師必須掌握的設計技術。