1 引言

　　科學(xué)級CCD相機（Scientific grade CCD camera）是一種具有低噪聲、高靈敏度、大動態(tài)范圍和高量子效率等優(yōu)良性能的CCD相機，用于對微光信號檢測和微光成像。它在射線數(shù)字成像檢測、生物 醫(yī)學(xué)工程、水下攝影、武器裝備、天文觀測、空間對地觀測等多種技術(shù)領(lǐng)域得到了廣泛應(yīng)用。

　　科學(xué)級CCD相機一般由高速CCD 感光芯片、視頻信號處理器、時序控制器、時序發(fā)生器、時序驅(qū)動器、外部光學(xué)成像系統(tǒng)等部分組成，其中時序發(fā)生器性能的優(yōu)劣直接決定了相機的品質(zhì)參數(shù)。該科學(xué)級CCD相機采用DALSA公司的IL-E2 型TDI-CCD作為傳感器， 本文分析了IL-E2型TDI-CCD 芯片的工作過程和對驅(qū)動信號的要求，在此基礎(chǔ)上設(shè)計出合理的時序電路， 為了滿足在實際工作中像移速度異速匹配的要求，在時序電路的設(shè)計中時序發(fā)生部分是可調(diào)的。這種設(shè)計方案簡單、可靠、實用。在綜合比較各種硬件實現(xiàn)電路的優(yōu) 缺點后，選用現(xiàn)場可編程邏輯門陣列（FPGA） 作為硬件設(shè)計平臺，使用VHDL 語言對驅(qū)動電路方案進行了硬件描述，采用EDA 軟件對所設(shè)計的時序發(fā)生器成功地進行了功能仿真。最后針對XILINX公司的可編程邏輯器件XC2VP20-FF1152進行了適配和硬件電路調(diào)試，進而 實現(xiàn)了對整個科學(xué)級CCD 相機的控制。

　　2 TDI-CCD的工作原理及驅(qū)動分析

　　2.1 TDI-CCD工作原理簡介

　　TDI（time delay and integration）是一種能夠增加線掃描傳感器靈敏度的掃描技術(shù)。TDI-CCD是具有一種面陣結(jié)構(gòu)、線陣輸出的新型CCD，較普通的線陣CCD而 言，它具有多重級數(shù)延時積分的功能。從其結(jié)構(gòu)來看，多個線陣平行排列，像元在線陣方向和級數(shù)方向呈矩形排列，像元分布示意圖如圖1所示。

圖1 TDI-CCD像元分布示意圖

　　圖1中，TDI-CCD的電荷累積方向是沿Y向進行的，其推掃級數(shù)自下而上為第1級至第96 級。在成像過程中，隨著相機（或景物）的運動，TDI-CCD從第96級至第1級依次感光，電荷從第96級至第1級逐級累積。最終，經(jīng)過多重延時積分積累 起來的電荷包（成像數(shù)據(jù)信息）轉(zhuǎn)移到CCD水平讀出寄存器上，并從第1級經(jīng)運算放大器傳 輸出去。從TDI-CCD的電性能特點可以看出，TDI-CCD為一種單方向推掃成像器件。與一般CCD相比，TDI借助了6、12、24、48、96等 可變積分級數(shù)來增加曝光時間。在傳感器成像時，由于信號存儲與曝光時間是成正比的，TDI-CCD通過延長曝光時間來增加所收集到的光子，因此比一般線陣 CCD具有更高的靈敏度，可用在低光照度環(huán)境下成像，同時又不會影響掃描速度。TDI-CCD具有可以不犧牲空間分辨率和工作速度的情況下獲得高靈敏度這 個突出特點，使其在高速、微光領(lǐng)域具有廣泛的應(yīng)用前景 。

　　2.2 關(guān)于DALSA IL-E2型TDI-CCD 圖像傳感器

　　CCD 圖像傳感器是科學(xué)級CCD相機的關(guān)鍵組成部件， 其性能的優(yōu)劣直接影響著相機的功能和使用效果。該科學(xué)級CCD 相機選用了加拿大DALSA 公司生產(chǎn)的IL-E2型TDI-CCD 圖像傳感器，該TDI-CCD的像素結(jié)構(gòu) 2048×96 。像元尺寸為13μm（ H） ×13μm（ V ）、最高數(shù)據(jù)輸出頻率為20MHz 、動態(tài)范圍為1600:1 、單向、單端輸出、級數(shù)可選、具有藍光響應(yīng)增強功能的TDI-CCD。IL-E2型TDI-CCD可以分為3個功能區(qū)，即光敏元探測區(qū)、電荷傳輸區(qū)、檢測 輸出區(qū)。

　　2.3 IL-E2型TDI-CCD驅(qū)動時序分析

　　TDI-CCD的驅(qū)動時序控制比普通線陣CCD的驅(qū)動時序控制要復(fù)雜的多， IL-E2型TDI-CCD的時序控制包括各種直流電平控制和各種時鐘脈沖序列控制。對于前者，主要包括供電電壓VDD、輸出柵電壓VEST、溢出柵電壓 VOV、襯底電壓VBB和級數(shù)控制偏置電壓等；對于后者，主要包括行轉(zhuǎn)移時鐘脈沖TCK，像元移位讀出時鐘脈沖CR1、CR2，輸出復(fù)位時鐘脈沖 RST，TDI方向移位寄存器驅(qū)動時鐘脈沖CI1～CI4，級數(shù)控制時鐘脈沖CSS6、CSS12、CSS24、CSS48。TDI-CCD工作時，在行 轉(zhuǎn)移時鐘脈沖TCK為高電平期間，像元感光產(chǎn)生的信號電荷在TDI方向移位寄存器驅(qū)動時鐘脈沖CI1、CI2、CI3、CI4的共同作用下，沿著 TDI（TDI級數(shù)由TDI級數(shù)控制脈沖選為6、12、24、48、96中的一種）方向積累并轉(zhuǎn)移到輸出移位寄存器中；當TCK為低電平時，TDI- CCD在像元移位讀出時鐘脈沖CR1、CR2的作用下，輸出復(fù)位時鐘脈沖RST每來一個有效電平高電平時，TDI-CCD的輸出信號OS端輸出一個信號， 直到信號輸出完為止。之后TCK由低電平變?yōu)楦唠娖?，CI1、CI2、CI3、CI4也相應(yīng)的變?yōu)橛行щ娖?，轉(zhuǎn)移上一次轉(zhuǎn)移完后像元感光產(chǎn)生的信號電荷， 開始一個新的周期。這些時序控制的詳細對應(yīng)關(guān)系如圖2所示。

圖2 TDI-CCD時序詳圖

　　對于此TDI-CCD時序設(shè)計與普通線陣CCD時序設(shè)計存在以下幾個突出特點。（1）在TDI方向存在4相移位寄存器驅(qū)動時鐘，它們的周期與行 周期一致，高電平脈寬t3應(yīng)大于3μs， CI1的上升沿滯后于TCK的上升沿，CI2的下降沿滯后于TCK的下降沿，CI1、CI2的高電平脈寬至少有1μs的重疊。CI3、CI4在時序關(guān)系上 分別為CI1、CI2的倒相。（2）此TDI-CCD的工作級數(shù)可以通過CSS6、CSS12、CSS24、CSS48四個級數(shù)選擇信號進行控制，使其工 作于96、48、24、12和6級。

　　3 時序發(fā)生器的原理組成和工作過程分析

　　時序發(fā)生器產(chǎn)生TDI-CCD、視頻處理器和圖像數(shù)據(jù)輸出所需的各種時鐘脈沖信號， 時序發(fā)生器在CCD成像單元工作中起著時間上同步協(xié)調(diào)的作用。它由時序控制器給出的指令和參數(shù)予以控制。時序控制器控制TDI-CCD工作時的行轉(zhuǎn)移周 期， 積分級數(shù)，控制指令和參數(shù)以串行數(shù)據(jù)的形式送至?xí)r序控制器中，時序發(fā)生器根據(jù)時序控制器給出的指令和數(shù)據(jù)產(chǎn)生TDI-CCD和視頻處理器所需要的時鐘脈沖 信號： 行轉(zhuǎn)移時鐘脈沖、像元移位讀出時鐘脈沖、輸出復(fù)位時鐘脈沖、TDI方向移位寄存器驅(qū)動時鐘脈沖、級數(shù)控制時鐘脈沖、相關(guān)雙采樣時鐘脈沖、A/D轉(zhuǎn)換器采樣時鐘脈沖等。為了提高工作時的可靠性， 在時序控制器中控制指令和參數(shù)沒有更新時， 時序發(fā)生器將按時序控制器中初始設(shè)置參數(shù)工作。

　　時序發(fā)生器的設(shè)計：時序發(fā)生器生成TDI-CCD、視頻處理器和圖像數(shù)據(jù)輸出所需要的各種時序。所有時序是由主振脈沖序列通過逐級分頻后的脈沖 序列進行邏輯和組合運算產(chǎn)生的。它們之間滿足嚴格的相位關(guān)系， 這是相機系統(tǒng)協(xié)調(diào)工作的基礎(chǔ)。時序發(fā)生器的功能框圖如圖3所示。相機系統(tǒng)一通電就應(yīng)保證立即工作在內(nèi)部默認方式， 這樣就能夠馬上判斷系統(tǒng)是否正常。如果外部或內(nèi)部設(shè)置指令無效， 系統(tǒng)也返回默認方式， 這是相機系統(tǒng)可靠性的體現(xiàn)。時序發(fā)生器所產(chǎn)生的各種時鐘由VHDL 語言完成。

圖3　時序發(fā)生器功能框圖

　　4 用 FPGA器件實現(xiàn)科學(xué)級CCD相機時序發(fā)生器

　　4.1 FPGA技術(shù)及FPGA器件

　　FPGA－現(xiàn)場可編程門陣列技術(shù)是二十年前出現(xiàn)，而在近幾年快速發(fā)展的可編程邏輯器件技術(shù)。這種基于EDA技術(shù)的芯片正在成為電子系統(tǒng)設(shè)計的主 流。大規(guī)?？删幊踢壿嬈骷﨔PGA是當今應(yīng)用最廣泛的可編程專用集成電路（ASIC）。設(shè)計人員利用它可以在辦公室或?qū)嶒炇依镌O(shè)計出所需的專用集成電路， 從而大大縮短了產(chǎn)品上市時間，降低了開發(fā)成本。此外，F(xiàn)PGA還具有靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修 改。因此，F(xiàn)PGA技術(shù)的應(yīng)用前景非常廣闊。

　　XC2VP20-FF1152 是Xilinx 公司推出的Virtex-II Pro 系列的FPGA，它內(nèi)部有豐富的資源［5］，包括8 個數(shù)字時鐘管理器（DCM），290Kbits 的分布RAM，88×16kByte 的Block RAM，88 個18×18 的專用乘法器（Dedicated Multipliers）單元，2 個PowerPC405 內(nèi)核，564 個可配置I/O 引腳達（最多276 對差分I/O，速度高達3.125Gbps），最高內(nèi)部工作頻率420MHz。

　　4.2 基于FPGA的科學(xué)級CCD相機時序發(fā)生器的設(shè)計與仿真

　　IL-E2型TDI-CCD的像元數(shù)有每行512，1024和2048三種，本文以2048像元數(shù)為例設(shè)計時序電路。2048為有效像元數(shù)，由 于每行有5個隔離像元，4個暗參考像元，故設(shè)計中要保證最少使每行輸出2057個像元，也就是使每個行周期內(nèi)最少有2057個CR1、CR2、RST驅(qū)動 脈沖。每行除了2057個像元驅(qū)動脈沖以外，其余為空驅(qū)動脈沖?？镇?qū)動脈沖數(shù)越多，行周期時間越長，CCD曝光積分時間越長，靈敏度相應(yīng)提高，但過長的曝 光積分時間會使CCD輸出飽和失真，故空驅(qū)動脈沖數(shù)目不易過多。積分時間和像元移位讀出時鐘頻率是CCD時序電路的設(shè)計依據(jù)。在工程應(yīng)用中，我們根據(jù)技術(shù) 指標要求，算出行積分時間即行周期（T）為0.365ms，以此確定合適的系統(tǒng)主時鐘。驅(qū)動時序用超高速集成電路硬件描述語言（VHDL）編寫，程序主要 包括：（1）調(diào)用所需的庫函數(shù)和程序包；（2）定義輸入和輸出端口；（3）用計數(shù)器對輸入的系統(tǒng)主時鐘進行分頻。（4）驅(qū)動時序信號的產(chǎn)生和輸出。由 XILINX公司的設(shè)計軟件ISE6.2對XC2VP20-FF1152器件進行時序設(shè)計，通過時序仿真與工程應(yīng)用驗證了能完成上述所有功能。系統(tǒng)邏輯功 能時序仿真波形如圖4所示。

圖4時序發(fā)生器時序仿真圖

　　5 結(jié)束語

　　本文的創(chuàng)新是采用FPGA 器件設(shè)計科學(xué)級CCD相機時序發(fā)生器， 使得電路由原來復(fù)雜的設(shè)計變成主要只用一片XILINX公司的可編程器件XC2VP20-FF1152來實現(xiàn)。獨立的單元測試與系統(tǒng)聯(lián)調(diào)結(jié)果均表明： 采用現(xiàn)場可編程門陣列（FPGA） 技術(shù)實現(xiàn)CCD相機時序發(fā)生器， 可使電路成倍簡化，提高了系統(tǒng)的集成度，時序發(fā)生器抗干擾能力也增強了，其功耗也成倍降低，從而實現(xiàn)了科學(xué)級CCD 相機工作時的高可靠性、穩(wěn)定性，同時還使設(shè)計與調(diào)試周期成倍縮短。該設(shè)計方案為TDI-CCD在科學(xué)級CCD相機中的應(yīng)用開拓了更加廣闊的前景。