摘 要： 介紹了一種基于FPGA和Camera link協(xié)議的圖像采集系統(tǒng)設計方案。設計中將接口信號和圖像數(shù)據(jù)轉換為低壓差分信號(LVDS)進行傳輸，提高了信號的精度和傳輸距離。闡述了具體的硬件接口電路設計以及接口信號程序設計，并給出了實驗結果。
關鍵詞： FPGA；camera link；接口電路

　多年來，科學和工業(yè)數(shù)碼相機市場一直缺乏一種標準的通信方式。圖像采集卡和相機各自的制造商都使用不同的連接器開發(fā)產(chǎn)品，使得廠家對于電纜生產(chǎn)變得困難并且對消費者造成很大的困惑。隨著數(shù)據(jù)傳輸速率的不斷提高，一種在數(shù)碼相機與圖像采集卡之間的連接標準將變得更加必要。Camera link是NI公司聯(lián)合多個攝像頭及圖像采集卡公司共同推出的一種機器視覺應用的通信接口。該接口擴展了Channel link的基礎技術，提供了一種對于機器視覺應用來說更有效的規(guī)范。
　有很多關于Camera link接口方面的研究，但基于色選系統(tǒng)并與FPGA結合的技術資料十分缺乏。本文主要介紹了Camera link接口的通信協(xié)議以及一種以FPGA為主控芯片并且基于Camera link接口的圖像采集、處理、顯示的系統(tǒng)設計方案，并就方案中的Camera link模塊結合色選機實例進行具體介紹。
1 Camera link協(xié)議[1-2]
　國家半導體公司基于在物理層的LVDS(低壓差分信號)開發(fā)了Channel link技術作為平板顯示器的一種解決方案。該技術后來被擴展成一個通用數(shù)據(jù)的傳輸方法，而Camera link就是在Channel link基礎上形成的。
Channel link由一對驅動器和接收器組成。該驅動器有28 bit的單端數(shù)據(jù)信號和1個單端時鐘。這些信號以7：1的比例串行化成4個數(shù)據(jù)流和1個鎖相時鐘，并通過5個LVDS對驅動。該接收器接收4個LVDS數(shù)據(jù)流和1個LVDS時鐘并把它們轉化成28 bit數(shù)據(jù)和1個時鐘信號。Channel link的數(shù)據(jù)傳輸速率(高達2.38 Gb/s)滿足當前傳輸速率不斷增加的趨勢。圖1為Channel link連接示意圖。

　Camera link接口的視頻數(shù)據(jù)信號包括24 bit的圖像數(shù)據(jù)和4 bit的圖像使能信號，它們通過Camera link總線傳輸。4個視頻同步信號分別定義為：
　幀有效信號FVAL，當FVAL為高電平時，輸出一幀有效數(shù)據(jù)；行有效信號LVAL，當LVAL為高電平時，輸出一個有效像元行；數(shù)據(jù)有效信號DVAL，當FVAL和LVAL為高時，DVAL為高電平，輸出有效數(shù)據(jù)；SPARE為自定義控制信號。
　為了便于相機控制，Camera link保留4對LVDS信號，分別是Camera Control 1(CC1)、Camera Control 2(CC2)、Camera Control 3(CC3)、Camera Control 4(CC4)，它們定義了相機的輸入和圖像采集卡的輸出。相機制造商可以自定義這些信號，以滿足它們特定產(chǎn)品的需要。比如DALSA相機控制配置一般為：CC1——EXSYNC(低電平有效)；CC2——PRIN；CC3——Direction；CC4——Not used。
Camera link分配兩對LVDS信號用于攝像頭和圖像采集卡之間的異步串行通信。攝像頭和圖像采集卡需至少支持9 600波特率。這兩個信號分別是：Ser TFG(相機串行輸出端至圖像采集卡串行輸入端)和Ser TC(圖像采集卡串行輸出端至相機串行輸入端)。并且其串行接口具有以下特點：一個起始位，一個停止位，無奇偶校驗位，無握手。
　Camera link接口有3個端口配置，分別為Base、Medium、Full，它們各自需要的芯片數(shù)目和連接器的數(shù)目各不相同，具體如表1所示。一個端口定義為一個8 bit字。最低有效位(LSB)是第0位，最高有效位(MSB)是第7位。Camera link接口采用的A-H的8個端口。

　當Camera link端口配置為Base時，其端口的各個位與接口芯片管腳之間存在著一定的對應關系，詳細的位配置信息見參考文獻[3]。如果Camera link的端口配置為Medium或者Full時，應當注意，如果端口D和G需要時，應使用和端口A相同的位配置管腳；如果端口E和H需要時，應使用和端口B相同的位配置管腳；如果端口F需要時，應使用和端口C相同的位配置管腳。
2 系統(tǒng)硬件平臺
2.1 系統(tǒng)框圖
　該系統(tǒng)主要由圖像傳感器(CCD)、模數(shù)轉換芯片(A/D)、現(xiàn)場可編程門陣列(FPGA)、Camera link接口芯片和圖像采集卡五部分組成。CCD完成圖像的光電轉換，產(chǎn)生圖像的模擬信號，A/D將圖像的模擬信號轉換成數(shù)字信號，然后數(shù)字信號轉換成LVDS信號，最后通過圖像采集卡把圖像信號發(fā)送給PC機并通過液晶顯示器顯示。在這一過程中，F(xiàn)PGA主控模塊控制CCD、A/D、Camera link接口芯片，使系統(tǒng)正常工作。系統(tǒng)框圖如圖2所示。

2.2 Camera link接口電路[3-4]