摘 要： 在分析有限域運(yùn)算的基礎(chǔ)上，設(shè)計(jì)了能糾正1個符號內(nèi)4位錯誤的RS編碼器，并給出了VHDL電路模型。利用XILINX公司的ISE5.2集成設(shè)計(jì)環(huán)境完成了該RS編碼器的原理圖輸入、VHDL源代碼輸入、功能仿真、布局與布線和時序仿真，并用XC9572PC84可編程邏輯芯片實(shí)現(xiàn)了該電路設(shè)計(jì)。
關(guān)鍵詞： 復(fù)雜可編程邏輯陣列 RS編碼器 仿真