系統(tǒng)級(jí)封裝(SiP)的高速或有效開發(fā)已促使電子產(chǎn)業(yè)鏈中的供應(yīng)商就系統(tǒng)分割決策進(jìn)行更廣泛的協(xié)作。與以前采用獨(dú)立封裝的電子器件不同，今天的封裝承包商與半導(dǎo)體器件制造商必須共同努力定義可行且最為有效的分割方法。因此，需要一個(gè)規(guī)范的工程方法來(lái)確保這些上游約定能夠在設(shè)計(jì)早期得以實(shí)現(xiàn)，這其中尤其強(qiáng)調(diào)預(yù)先優(yōu)化SiP設(shè)計(jì)。只有這樣，才能有效地評(píng)估系統(tǒng)選項(xiàng)、權(quán)衡基板的廣泛分類與可用工藝、并評(píng)估各種選項(xiàng)的性能折衷。

下列幾大因素推動(dòng)了設(shè)計(jì)與實(shí)現(xiàn)SiP解決方案這一決策。一個(gè)最為顯著的原因是SiP可以減少無(wú)線射頻(RF)設(shè)計(jì)的復(fù)雜性，這對(duì)缺少RF板級(jí)設(shè)計(jì)經(jīng)驗(yàn)的系統(tǒng)設(shè)計(jì)者而言意味著實(shí)現(xiàn)起來(lái)會(huì)更加容易。選擇SiP的另一原因是可以利用單獨(dú)且完全優(yōu)化的器件，而無(wú)需采用全集成設(shè)計(jì)。在很多情況下，SoC方案在功耗方面的效率并不及SiP。

嵌入式存儲(chǔ)器一度是芯片設(shè)計(jì)者眼中的圣杯，但隨著競(jìng)爭(zhēng)的加劇與價(jià)格的下滑，存儲(chǔ)器的SoC集成被認(rèn)為成本過(guò)于昂貴，根本無(wú)法與層疊式裸片封裝方案相抗衡。因而，在WLAN和其他對(duì)成本敏感的消費(fèi)類應(yīng)用中，存儲(chǔ)器與邏輯器件的層疊式裸片封裝方案得到了廣泛應(yīng)用。

另一個(gè)促成SiP實(shí)現(xiàn)的因素是上市時(shí)間。很多情況下，SoC都需要有長(zhǎng)達(dá)18個(gè)月的冗長(zhǎng)開發(fā)周期，相比SiP，SoC要處理更大、更復(fù)雜的器件并面臨更高的風(fēng)險(xiǎn)，而進(jìn)度的延遲會(huì)使企業(yè)喪失商機(jī)。因此，很多公司都將SiP視為一種替代方法，用來(lái)避免標(biāo)準(zhǔn)SoC實(shí)現(xiàn)中容易出現(xiàn)的開發(fā)周期延誤。

在實(shí)現(xiàn)SiP的眾多原因中，最重要的是成本、上市時(shí)間及減少參考設(shè)計(jì)復(fù)雜性這三項(xiàng)因素。

SiP設(shè)計(jì)會(huì)受到總體尺寸和高度等封裝限制的影響，而高度對(duì)SiP封裝中的無(wú)源器件正是一個(gè)常見的約束條件。開始分割一項(xiàng)設(shè)計(jì)的較佳方法是從示意圖、材料清單(BOM)、封裝類型以及所要求的物理封裝尺寸(包括高度在內(nèi))開始。無(wú)源器件通常尺寸較長(zhǎng)，因此分割的第一步就應(yīng)該挑選出哪些器件在封裝尺寸參數(shù)所規(guī)定的高度范圍內(nèi)。

一旦這一初始分割完成，第二張反映封裝到系統(tǒng)邊界的電路原理圖就可創(chuàng)建出來(lái)。系統(tǒng)設(shè)計(jì)人員在分割前期的介入十分重要，因?yàn)檫@個(gè)階段所做的決定會(huì)影響最后SiP裝配的整體性能以及功能。

系統(tǒng)設(shè)計(jì)者同意基本分割后，就可以利用仿真來(lái)評(píng)估SiP的機(jī)械與熱極限指標(biāo)。任何可能的解決方案都存在潛在問(wèn)題，所以需要設(shè)計(jì)這些仿真來(lái)確保封裝能充分散熱，保持裸片溫度處于最高結(jié)溫之下，并確保熱循環(huán)發(fā)生時(shí)有足夠的機(jī)械穩(wěn)定性。一旦驗(yàn)證該平臺(tái)滿足所有機(jī)械與熱要求，下一步便是細(xì)化SiP布局。

當(dāng)封裝寄生參數(shù)得以確定后，SiP中實(shí)現(xiàn)的濾波器通常需要對(duì)電容值進(jìn)行調(diào)整。這個(gè)設(shè)計(jì)階段包括首先生成關(guān)鍵電路并進(jìn)行布局，隨后對(duì)這些電路的電氣性能(包括阻抗控制、時(shí)序、串?dāng)_及插入損失等)進(jìn)行仿真。

在考慮關(guān)鍵電路之后，再對(duì)余下的電路進(jìn)行布線。一旦全部布線完工，還要對(duì)關(guān)鍵電路進(jìn)行再一次仿真。這一次，仿真著重檢查鄰近電路間的電氣耦合性。此外，還需要考慮互感、電容、以及濾波器中的旁路電容等因素。如果不考慮濾波器或balun中的所有潛在電容源，將會(huì)導(dǎo)致偏離中心頻率及不良的回波損耗性能。

此外，濾波器的通帶平坦度或截止區(qū)域尖銳度還受無(wú)源器件值與容差的影響。MonteCarlo模擬方法對(duì)評(píng)估圖像抑制濾波器等無(wú)源網(wǎng)絡(luò)中器件的容差大小很有效。容差1(的無(wú)源器件肯定要比容差5(的無(wú)源器件具有更好的整體響應(yīng)。但是在某些情況下，容差5(的器件并不會(huì)產(chǎn)生過(guò)多的偏移而使無(wú)源網(wǎng)絡(luò)偏離指標(biāo)。為避免產(chǎn)生不必要的成本浪費(fèi)，有必要將無(wú)源器件的容差控制在應(yīng)用限制之內(nèi)。

一旦仿真與數(shù)據(jù)分析結(jié)束，就會(huì)得到明確的無(wú)源器件可接受數(shù)值，而且BOM也可以用成本最低但能提供相同性能的器件來(lái)完成。從這一步開始，SiP程序可以采用與其它封裝程序一樣的方式運(yùn)行。

如此看來(lái)，為SiP找尋一條合適的解決之路包括首先根據(jù)已有的封裝約束對(duì)BOM進(jìn)行分割；其次利用機(jī)械與熱仿真確保封裝約束不會(huì)使器件過(guò)熱或機(jī)械不穩(wěn)定。布局與電氣仿真是一次通過(guò)的成功基礎(chǔ)，而且只能利用一個(gè)具有良好相關(guān)性的仿真工具來(lái)實(shí)現(xiàn)。類似的工具需要花費(fèi)很長(zhǎng)的時(shí)間進(jìn)行測(cè)試和預(yù)測(cè)分析。如果沒有這種關(guān)聯(lián)工具，很多設(shè)計(jì)都會(huì)在SiP準(zhǔn)備上市前重復(fù)多次。遵循這些簡(jiǎn)單的指導(dǎo)可以提高成功的機(jī)會(huì)。

此外，還需要進(jìn)行很多其他選擇，例如層壓基板材料(環(huán)保或無(wú)鉛)與焊錫合金成分等。所有這些都會(huì)影響最終解決方案的成本與可靠性，因此都不能忽視。每一種SiP解決方案在某些方面都是唯一的，因而需要開發(fā)新的工藝技術(shù)或材料。

如果沒有與SiP系統(tǒng)設(shè)計(jì)師進(jìn)行早期約定，那么許多需要在批量生產(chǎn)以前解決的問(wèn)題都不會(huì)得到答案。這樣的結(jié)果導(dǎo)致：作為一種較為普遍的快速解決方案，調(diào)試時(shí)間卻可能會(huì)變得十分冗長(zhǎng)。這種傳統(tǒng)方法包括改變無(wú)源器件值來(lái)將濾波器拉至中心頻率上。仔細(xì)規(guī)劃、上游約定以及關(guān)聯(lián)性良好的仿真工具對(duì)一次通過(guò)和縮短上市時(shí)間都十分重要。

來(lái)源：電子工程專輯