日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁 > 工業(yè)控制 > 電子設(shè)計(jì)自動(dòng)化

  身份認(rèn)證是保密通信和信息安全的基礎(chǔ)。通過身份認(rèn)證機(jī)制可以鑒別網(wǎng)絡(luò)事務(wù)中涉及到的各種身份,防止身份欺詐,保證通信參與各方身份的真實(shí)性,從而確保網(wǎng)絡(luò)活動(dòng)的正常進(jìn)行[1]。因此,身份認(rèn)證一直是網(wǎng)絡(luò)安全研究領(lǐng)域的前沿技術(shù)。

  目前使用的身份認(rèn)證技術(shù)可以分為三種類型:基于所知、所有以及基于個(gè)人生物特征的認(rèn)證。認(rèn)證方式包括口令認(rèn)證、智能卡認(rèn)證以及指紋、虹膜等生物認(rèn)證方式。

  口令認(rèn)證是最為廣泛的一種認(rèn)證方式,從普通的計(jì)算機(jī)登錄系統(tǒng)到網(wǎng)絡(luò)郵件系統(tǒng)都采用這種方式。但是,口令認(rèn)證的安全性比較低,容易被他人盜用?;谥讣y、虹膜的生物身份認(rèn)證方式是生物技術(shù)在信息安全領(lǐng)域的應(yīng)用,具有普遍性和唯一性的特點(diǎn),但基于生物識(shí)別設(shè)備成本和識(shí)別技術(shù)水平的考慮,目前還難以得到大規(guī)模普及?;谥悄芸ǖ纳矸菡J(rèn)證方式結(jié)合了硬件技術(shù)和身份認(rèn)證技術(shù)的優(yōu)點(diǎn),提供安全可靠的認(rèn)證手段,是目前迅速發(fā)展的一種認(rèn)證方式。

  本文提出了一種基于FPGA的身份認(rèn)證智能卡的設(shè)計(jì)方案。在FPGA內(nèi)部實(shí)現(xiàn)身份認(rèn)證相關(guān)的數(shù)據(jù)加密運(yùn)算,加密算法采用128 bit Rijndael算法。相關(guān)的身份信息和加密運(yùn)算所需要的常量數(shù)據(jù)均存放在FLASH存儲(chǔ)器中,加密后的數(shù)據(jù)通過PCI總線傳給計(jì)算機(jī)系統(tǒng)。

  1 身份認(rèn)證系統(tǒng)概述

  身份認(rèn)證是指通信雙方可靠地驗(yàn)證對(duì)方的身份。參與身份認(rèn)證的雙方根據(jù)功能的不同分別被稱為認(rèn)證方和被認(rèn)證方。被認(rèn)證方向認(rèn)證方發(fā)起認(rèn)證請(qǐng)求,同時(shí)提交自己的身份信息。認(rèn)證方響應(yīng)認(rèn)證請(qǐng)求,檢驗(yàn)被認(rèn)證方提交的身份信息,并將認(rèn)證結(jié)果返回被認(rèn)證方。在這個(gè)過程中身份信息一般是通過網(wǎng)絡(luò)傳遞。由于網(wǎng)絡(luò)開放性的特點(diǎn),使得身份信息可能在傳遞的過程中被泄露。因此一般不直接傳遞被認(rèn)證方的身份信息,而將身份信息加密后再傳遞,這樣即使加密信息被攻擊者截獲,攻擊者也無法解密信息獲得被認(rèn)證方的身份信息。這就要求在身份認(rèn)證中所使用的密碼算法具有足夠高的安全強(qiáng)度。

  Rijndael算法是美國(guó)國(guó)家標(biāo)準(zhǔn)和技術(shù)研究所(NIST)推薦的高級(jí)數(shù)據(jù)加密標(biāo)準(zhǔn)(Advanced Encryption Standard)[2],是一種分組密碼算法,可以根據(jù)加密等級(jí)的不同采用128 bit、192 bit和256 bit三種不同的分組長(zhǎng)度,具有易于軟硬件實(shí)現(xiàn)、安全性能好、效率高和靈活等優(yōu)點(diǎn)。

  Rijndael算法中主要運(yùn)算模塊都是規(guī)則的邏輯運(yùn)算,如置換,循環(huán)移位,多輪迭代和模2加等,適合在邏輯資源豐富的FPGA中實(shí)現(xiàn)[3]。以ByteSub置換為例,該模塊是Rijndael算法中唯一的非線性變換部件,是決定算法安全性的關(guān)鍵。利用軟件實(shí)現(xiàn)要進(jìn)行大量矩陣運(yùn)算,而在FPGA中可以用地址線譯碼直接在FPGA內(nèi)部的LUT(Look Up Table)邏輯中查表完成。

  基于智能卡的身份認(rèn)證系統(tǒng)認(rèn)證主要流程均在智能卡內(nèi)部完成。相關(guān)的身份信息和中間運(yùn)算結(jié)果均不會(huì)出現(xiàn)在計(jì)算機(jī)系統(tǒng)中。為了防止智能卡被他人盜用,智能卡一般提供使用者個(gè)人身份信息驗(yàn)證功能,只有輸入正確的身份信息碼(PIN),才能使用智能卡。這樣即使智能卡被盜,由于盜用者不知道正確的身份信息碼仍將無法使用智能卡。智能卡和口令技術(shù)相結(jié)合提高了基于智能卡的身份認(rèn)證系統(tǒng)安全性。

  基于智能卡的身份認(rèn)證系統(tǒng)中采用共享密鑰的身份認(rèn)證協(xié)議。假設(shè)認(rèn)證方和被認(rèn)證方共享一個(gè)密鑰K。身份認(rèn)證流程如下:

  (1) 被認(rèn)證方向認(rèn)證方發(fā)起認(rèn)證請(qǐng)求,并提供自己的IDi。

  (2) 認(rèn)證方首先查找合法用戶列表中是否存在IDi,如果不存在則停止下面的操作,返回被認(rèn)證方一個(gè)錯(cuò)誤信息。如果存在IDi,則認(rèn)證方隨機(jī)產(chǎn)生一個(gè)128 bit的隨機(jī)數(shù)N,將N傳給被認(rèn)證方。

  (3) 被認(rèn)證方接收到128 bit的隨機(jī)數(shù)N后,將N送入智能卡輸入數(shù)據(jù)寄存器中,發(fā)出身份信息加密命令,智能卡利用存儲(chǔ)在硬件中的共享密鑰K采用Rijndael算法對(duì)隨機(jī)數(shù)N進(jìn)行加密,加密后的結(jié)果存放在輸出數(shù)據(jù)寄存器中。

  (4) 被認(rèn)證方從智能卡輸出數(shù)據(jù)寄存器中取得加密后的數(shù)據(jù),傳給認(rèn)證方。認(rèn)證方同樣通過智能卡完成共享密鑰K對(duì)隨機(jī)數(shù)N的加密,如果加密結(jié)果和被認(rèn)證方傳來的數(shù)據(jù)一致則認(rèn)可被認(rèn)證方的身份,否則不認(rèn)可被認(rèn)證方的身份。

  這個(gè)過程實(shí)現(xiàn)了認(rèn)證方對(duì)被認(rèn)證方的單向認(rèn)證。在某些需要通信雙方相互認(rèn)證的情況下,通信雙方互換角色再經(jīng)過一遍同樣操作流程就可完成雙向認(rèn)證。由于每次認(rèn)證選擇的隨機(jī)數(shù)都不相同,因此可以防止攻擊者利用截獲的加密身份信息進(jìn)行重放攻擊。

  2 智能卡硬件結(jié)構(gòu)

  身份認(rèn)證智能卡主要包括FPGA、PCI 9054接口芯片和FLASH存儲(chǔ)器三部分,以及電源管理、時(shí)鐘和配置芯片等外圍設(shè)備?;贔PGA的PCI接口身份認(rèn)證智能卡的硬件結(jié)構(gòu)如圖1所示。

圖1身份認(rèn)證智能卡硬件結(jié)構(gòu)圖

  FPGA主要實(shí)現(xiàn)Rijndael算法中置換、循環(huán)移位,多輪迭代和模2加等運(yùn)算模塊,同時(shí)提供PCI9054和FLASH存儲(chǔ)器的數(shù)據(jù)接口控制邏輯以及用戶身份信息碼驗(yàn)證模塊。PCI 9054主要實(shí)現(xiàn)PCI總線和FPGA之間數(shù)據(jù)交換。FLASH存儲(chǔ)器芯片MX29LV800B用于存放身份認(rèn)證過程中所使用的加密密鑰以及用戶身份特征信息如ID值。E2PROM 93CS56為PCI 9054的配置芯片,EPCS4為Altera 公司的Cyclone 系列FPGA EP1C12的配置芯片,分別存放對(duì)應(yīng)芯片的配置信息。FPGA通過PCI 接口實(shí)現(xiàn)數(shù)據(jù)收發(fā)以及命令解釋執(zhí)行。

  3 智能卡軟件結(jié)構(gòu)

  身份認(rèn)證智能卡的軟件結(jié)構(gòu)主要包括頂層身份認(rèn)證系統(tǒng)應(yīng)用程序、PCI接口驅(qū)動(dòng)程序和FPGA內(nèi)部加密算法模塊三部份。其結(jié)構(gòu)如圖2所示:

  3.1 認(rèn)證系統(tǒng)頂層應(yīng)用程序

  系統(tǒng)頂層的應(yīng)用程序主要是提供給用戶一個(gè)GUI界面接口,以便用戶直接通過GUI接口進(jìn)行身份認(rèn)證相關(guān)操作,避免用戶直接調(diào)用底層驅(qū)動(dòng)函數(shù),方便用戶使用智能卡。頂層應(yīng)用程序調(diào)用相應(yīng)的智能卡驅(qū)動(dòng)程序接口,發(fā)送相應(yīng)的指令并從底層硬件獲得加密后數(shù)據(jù),同時(shí)按照通信協(xié)議規(guī)定的數(shù)據(jù)格式和發(fā)送順序通過網(wǎng)絡(luò)傳送到遠(yuǎn)程計(jì)算機(jī)系統(tǒng)。

  3.2 PCI接口驅(qū)動(dòng)程序

  在windows操作系統(tǒng)下,執(zhí)行于用戶態(tài)的應(yīng)用程序不能直接訪問硬件,而必須通過調(diào)用執(zhí)行于核心態(tài)的設(shè)備驅(qū)動(dòng)程序提供的各種服務(wù)間接地對(duì)硬件資源進(jìn)行訪問,從而確保系統(tǒng)的安全[4]。設(shè)備驅(qū)動(dòng)程序是提供給硬件設(shè)備連接到計(jì)算機(jī)系統(tǒng)的軟件接口,它使用戶應(yīng)用程序可以用一種規(guī)范的方式訪問硬件,而不必考慮如何控制硬件。WDM設(shè)備驅(qū)動(dòng)程序模型就是windows環(huán)境下設(shè)備驅(qū)動(dòng)程序模型。

  目前常見的驅(qū)動(dòng)開發(fā)軟件如NuMega公司的DriverStudio提供了封裝各種通用操作的驅(qū)動(dòng)程序類庫以及大量參考代碼[5],方便用戶進(jìn)行WDM驅(qū)動(dòng)程序的設(shè)計(jì),有效縮短了驅(qū)動(dòng)程序開發(fā)周期。

  3.3 FPGA加密模塊

  FPGA是身份認(rèn)證智能卡的核心部件,身份認(rèn)證系統(tǒng)的數(shù)據(jù)加密、用戶身份信息碼驗(yàn)證以及數(shù)據(jù)接口控制邏輯均在FPGA中完成。FPGA內(nèi)部模塊結(jié)構(gòu)如圖3所示:

  認(rèn)證方提供的128 bit隨機(jī)數(shù)N經(jīng)過State矩陣產(chǎn)生模塊分解為一個(gè)4×4的矩陣。當(dāng)數(shù)據(jù)讀寫模塊從FLASH存儲(chǔ)器中讀出128 bit的共享加密密鑰K和S盒變換矩陣后,密鑰擴(kuò)展模塊首先將128 bit的加密密鑰K按密鑰擴(kuò)展算法產(chǎn)生一個(gè)擴(kuò)展密鑰,再?gòu)臄U(kuò)展密鑰中選擇每輪運(yùn)算的輪密鑰。在迭代控制模塊管理下,128 bit隨機(jī)數(shù)N經(jīng)過ByteSub模塊、ShiftRow模塊、MixColumn模塊、AddRoundKey模塊多輪迭代運(yùn)算,并在最后一輪運(yùn)算結(jié)束后從AddRoundKey模塊輸出加密后的密文數(shù)據(jù)。PCI 9054接口模塊主要實(shí)現(xiàn)FPGA芯片和PCI9054本地總線之間的數(shù)據(jù)交換。FLASH接口模塊將用戶讀寫操作轉(zhuǎn)換為FLASH存儲(chǔ)器的讀寫操作時(shí)序。數(shù)據(jù)讀寫模塊負(fù)責(zé)向FLASH接口模塊發(fā)送數(shù)據(jù)讀寫和擦除信息。命令解釋模塊和其他所有模塊相連,完成用戶命令譯碼工作。所有模塊均在Verilog HDL語言設(shè)計(jì)的有限狀態(tài)機(jī)(FSM)控制下運(yùn)行。

  4 總結(jié)

  基于FPGA的智能卡提供了一種新的身份認(rèn)證方式,本文作者創(chuàng)新點(diǎn)如下:

  (1) 設(shè)計(jì)了一種基于FPGA的身份認(rèn)證智能卡。身份信息加密運(yùn)算均在智能卡內(nèi)部完成,除加密結(jié)果外其他所有運(yùn)算的中間狀態(tài)值均不會(huì)出現(xiàn)在計(jì)算機(jī)系統(tǒng)中,有效地提高了認(rèn)證系統(tǒng)的安全性。

  (2) 利用Verilog HDL語言設(shè)計(jì)有限狀態(tài)機(jī)在FPGA中實(shí)現(xiàn)128 bit Rijndael算法。在系統(tǒng)時(shí)鐘頻率為50 MHz時(shí)測(cè)得智能卡加密速度達(dá)962.03 Mbits/s,在效率和速度上均優(yōu)于軟件加密方式,并且可以方便地?cái)U(kuò)展到192 bit或256 bit密鑰,使用靈活。

  (3) 利用PCI 9054 實(shí)現(xiàn)FPGA與PCI總線之間的高速數(shù)據(jù)傳輸,降低了PCI接口設(shè)計(jì)的復(fù)雜性,保證大量并發(fā)認(rèn)證請(qǐng)求服務(wù)下系統(tǒng)的性能。

  在基于智能卡的身份認(rèn)證系統(tǒng)中,認(rèn)證方和被認(rèn)證方均采用同樣硬件結(jié)構(gòu)的身份認(rèn)證智能卡[6],F(xiàn)LASH內(nèi)部存放相同的一組密鑰,可以根據(jù)需要靈活地選擇密鑰。在需要多方進(jìn)行身份認(rèn)證的系統(tǒng)中,可以在FLASH內(nèi)部同時(shí)存放多組密鑰,對(duì)于不同的認(rèn)證操作選擇與之對(duì)應(yīng)的加密密鑰,利用一塊智能卡完成多方身份認(rèn)證,具有廣闊的應(yīng)用前景。基于FPGA的身份認(rèn)證智能卡已在物流防偽系統(tǒng)中得到了應(yīng)用,測(cè)試結(jié)果表明,該身份認(rèn)證智能卡安全、可靠、高效。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

中國(guó),上海——2026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導(dǎo)者,萊迪思半導(dǎo)體(NASDAQ: LSCC)今日宣布正式加入英偉達(dá)(NVIDIA) Halos AI系統(tǒng)檢測(cè)實(shí)驗(yàn)室生態(tài)體系。該實(shí)驗(yàn)室是首個(gè)獲得美國(guó)國(guó)家標(biāo)準(zhǔn)協(xié)會(huì)認(rèn)...

關(guān)鍵字: 物理人工智能 傳感器 FPGA

在工業(yè)自動(dòng)化的“神經(jīng)網(wǎng)絡(luò)”中,EtherCAT憑借其獨(dú)特的“飛過處理”機(jī)制,已成為實(shí)時(shí)控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲(chǔ)轉(zhuǎn)發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過每個(gè)從站時(shí),硬件直接從中提取數(shù)據(jù)并插入響應(yīng),這種“邊飛邊修”的...

關(guān)鍵字: EtherCAT FPGA 總線

在復(fù)雜的SoC芯片設(shè)計(jì)流程中,硬件與軟件的“割裂”往往是導(dǎo)致項(xiàng)目延期的元兇。當(dāng)RTL代碼還在仿真階段時(shí),軟件團(tuán)隊(duì)只能基于指令集模擬器(ISS)進(jìn)行開發(fā),不僅速度慢如蝸牛,且無法捕捉真實(shí)硬件的時(shí)序細(xì)節(jié)。此時(shí),F(xiàn)PGA原型驗(yàn)...

關(guān)鍵字: SoC 硬件加速 FPGA

在工業(yè)4.0浪潮中,邊緣計(jì)算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對(duì)多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構(gòu)已難以滿足實(shí)時(shí)性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合,通過"前端FPGA...

關(guān)鍵字: 邊緣計(jì)算 NVIDIA Jetson FPGA

在高速網(wǎng)絡(luò)通信領(lǐng)域,F(xiàn)PGA憑借其并行處理能力成為實(shí)現(xiàn)以太網(wǎng)MAC(媒體訪問控制)層的理想平臺(tái)。然而,面對(duì)1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構(gòu)建高效的包處理流水線(Packet Pro...

關(guān)鍵字: 以太網(wǎng) MAC FPGA

在FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理(DSP)算法時(shí),DSP Slice作為專用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運(yùn)算(MAC)的優(yōu)化實(shí)現(xiàn),分享流水線設(shè)計(jì)與資源復(fù)用的實(shí)用技巧,幫助開發(fā)者在有限資源下實(shí)現(xiàn)更高吞...

關(guān)鍵字: FPGA DSP

在異構(gòu)計(jì)算的浪潮中,F(xiàn)PGA憑借其可重構(gòu)特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當(dāng)我們?cè)噲D通過OpenCL將FPGA納入統(tǒng)一計(jì)算平臺(tái)時(shí),一個(gè)巨大的幽靈始終盤旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線的有限帶寬與...

關(guān)鍵字: OpenCL FPGA

將成熟的ASIC設(shè)計(jì)遷移至FPGA平臺(tái),絕非簡(jiǎn)單的“復(fù)制粘貼”。ASIC設(shè)計(jì)追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構(gòu),直接移植往往導(dǎo)致資源利用率低下甚至?xí)r序收...

關(guān)鍵字: ASIC FPGA

在高性能FPGA設(shè)計(jì)中,DSP48E2 Slice絕非僅僅是一個(gè)簡(jiǎn)單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費(fèi)其潛在的算力。作為Xilinx UltraScale+架構(gòu)的核心算術(shù)引擎,DSP48E2集成了預(yù)加器、...

關(guān)鍵字: DSP48E2 FPGA

在浩瀚宇宙中,高能粒子如隱形的子彈,時(shí)刻轟擊著航天器的電子核心。對(duì)于FPGA而言,單粒子翻轉(zhuǎn)(SEU)可能導(dǎo)致邏輯狀態(tài)突變,引發(fā)災(zāi)/難性后果。此時(shí),三模冗余(TMR)技術(shù)便成為守護(hù)系統(tǒng)可靠的“神盾”,它通過硬件代價(jià)換取極...

關(guān)鍵字: 抗輻射加固設(shè)計(jì) FPGA 三模冗余
關(guān)閉