3）Rel Prop Delay 項，如圖 5－5 所示。圖5-5 設置 Rel Prop Delay值對于一些有相對延時要求的網絡，可以在該處設置相對延時值。 35、 Rule Name：相對延時網絡的規(guī)則名，具有相同規(guī)則命名的網絡為同一組相對延時網絡。 36、 From：約束傳輸線的起點節(jié)點名。 37、 To：約束傳輸線的終點節(jié)點名。 38、 Scope：約束規(guī)則的適用范圍。分為：Local 和 Global。Local為一個網絡內部匹配，Global 為具有相同規(guī)則名的不同網絡之間的匹配。 39、 Delta Type：Delta值的類型。 40、 Delta：相對約束值。 41、 Tol Type：誤差類型。 42、 Tolerance：誤差值。也就是允許相對約束值在多大范圍內變動。4) Wiring 項，如圖 5－6 所示。圖 5-6 設置 Wiring 值Topology組合框 43、 Mapping Mode：指拓撲結構與PCB中的網絡結構之間的匹配方式。通常設為 Pinuse and Refdes。 44、 Schedule：拓撲結構類型，可根據具體的要求進行設定，如果沒有特殊要求可使用 Template。 45、 Verify Schedule：選擇 Yes。 Physical組合框 46、 Stub Length：Stub 長度。Stub 線俗稱“線頭”，比如菊花鏈形式的連線中進入管腳的分支線長度。一般可設一個小值。 47、 Max Via Count：網絡中的最大過孔數。 48、 Total Etch Length：網絡的總線長。EMI組合框一般不設置。 5) Impedance 項，如圖5－7 所示?？梢詫€路的阻抗進行約束，在 Impedence標簽欄里面將阻抗 50Ω＋/-5Ω加上：圖 5－7 設置 Impedance值如果疊層參數沒有設置正確，并且又在表層走線的話，這種阻抗約束起的作用不大。5.4 將約束加到PCB文件上 這部份內容可參照《EDA工具手冊》約束管理器分冊，在其中已對這部份內容作了詳細的說明，這里只舉例講述將約束條件加到 PCB的約束管理器的簡單步驟： 1） 選擇菜單 Constraints＝》Electrical Constraint Spreadsheet或者點擊工具欄圖標，打開約束管理器，選擇菜單 File＝》Import＝》Electrical Csets，在路徑當中找到并選擇加上約束的拓樸文件。 2） 選擇左邊的列表的 Electrical Constraint Sets＝》All Constraints，點擊拓樸名前面的“＋”號，可以看到延遲的管腳對。 3） 選擇左邊的列表的 Net＝》Routing＝》Min/Max Propagation Delays4） 用鼠標在網絡列表里框選住適用此約束的網絡， 或者按住鍵盤的 Ctrl 鍵然后再用鼠標逐一點取上述的網絡，右鍵選擇菜單 Create＝》Bus，輸入 bus 名，這時選中的網絡已經被移到網絡列表的上邊了，并且是總線的形式。 5） 點擊該總線，再點擊 Reference Electrical Csets列，出現的 Electrical Csets Reference 窗口，選擇要加的約束名，如下圖所示：圖 5－8 Electrical Csets Reference 窗口設置6） 點擊 OK 按鈕關閉 Electrical Csets Reference 窗口 7） 點擊 Colse 按鈕關閉 Electrical Cset Apply Information 窗口 8） 點擊總線前面的“＋”號，可以看到 Propagation Delays 的約束已經加上了 9） 選擇菜單 File＝》Save，保存 PCB文件這時，總線的約束已經被添加的 PCB文件當中，這時我們點擊走線命令圖標，然后在選擇網絡就可以看到該網絡長度的動態(tài)顯示，當這個動態(tài)顯示呈現綠色的時候，標明是在約束范圍內，如果呈現紅色表明已經超出約束范圍。 詳細的約束管理器的內容請參見《EDA工具手冊》的約束管理器分冊。