以Cadence SPB16.2為例1. 布局中, Allegro導(dǎo)入全部封裝后, 選擇move, 移動(dòng)個(gè)別元件確信能移動(dòng)了.在Orcad里用鼠標(biāo)圈選若干元件,一個(gè)block,或一個(gè)page, 再切到Allegro, 一拖鼠標(biāo). 嘿,剛選的元件都被拖出來了,爽吧. 選一個(gè)當(dāng)然更小兒科啦,用不著在Allegro里搜,對(duì)著打印的放了啦。2. Display -> Segment over voids, 查看PCB板走線中, 參考不連續(xù)的線路. a. 得設(shè)置平面層才能看得到.b. 點(diǎn)結(jié)果中的坐標(biāo)能直接調(diào)到問題點(diǎn). 目前還不知道如何高亮.3. Display -> Parasitic, 查看任一段傳輸線的寄生參數(shù), 結(jié)果如: Impedance : 197.820000 ohmInductance : 5.408900 nHCapacitance : 0.138219 pF (to SHIELD LAYER)Prop Delay : 0.02734 nsResistance : 21.292300 mOhm4. Xnet定義要領(lǐng): a. 選所有pin, setup->user preference->pin used:iob. Analaze ->SI/EMI sim -> Model, 給Xnet網(wǎng)絡(luò)上串的阻容生成個(gè)Epsice模型5. Tools -> Create Model, 這是結(jié)合Orcad后能完成的真正模塊化布線,布完的模塊就像一個(gè)封裝一樣,可以被反復(fù)調(diào)用. 而且調(diào)用放置后,還可再對(duì)塊內(nèi)做修改. 缺陷是層數(shù)及其命名必須一致.6. 敷銅級(jí)的Logo怎么做a. 如果是正圓或線段, 直接轉(zhuǎn)成dxf格式跳到d步. 否則先轉(zhuǎn)成bmp位圖(1bit,純黑白,Windows),b. 用bmp2asc 轉(zhuǎn)換成asc格式, 語(yǔ)法為bmp2asc logo.bmp logo.asc 2 26 0 0, 其中2 26 0 0表示2mil線,26層,坐標(biāo)原點(diǎn).c. 啟動(dòng)PADS Layout, 用file->import導(dǎo)入logo.asc, 再導(dǎo)出logo.dxf. 注意導(dǎo)入設(shè)置中要選dxf的第幾層, 對(duì)應(yīng)到如Package Geometry -> Top Silk層.d. Allegro -> New Mechanical Symbol, File -> import dxf, 來咯. 大小尺寸不合適的回到a或b, b中可以改2為1或3或其他,a中就按比例縮放啦, 可不是Zoom in/out哦。e. 最完美的一幕才剛剛開始呢, 用Allegro的Shape Add即Polygon敷銅功能,描外框, 曲線只需要在Option里選Arc定好兩端拉圓弧即可，挖空同理。f. End7. Allegro做好的PCB, 打成pdf后, 焊接元件過程中, 按位號(hào)搜索譬如C102卻搜不到. 沒問題, file->plot setup->Windows選Non-vectorized text。