2.2 直流壓降分析當(dāng)電流通過(guò)有一定阻抗的導(dǎo)體時(shí)，會(huì)在導(dǎo)體兩端產(chǎn)生一定的壓差。由于這個(gè)壓降完全是由導(dǎo)體直流電阻引起的，我們稱(chēng)這個(gè)壓降為直流壓降（IRDrop）。根據(jù)歐姆定律，直流壓降由導(dǎo)體阻值和在導(dǎo)體上流動(dòng)的電流所決定。隨著芯片工藝的進(jìn)步以及集成度的提高，芯片對(duì)電流的需求在不斷增加，同時(shí)，芯片供電電壓在不斷降低，相同的直流壓降在整個(gè)PDN 裕量中所占的比例越來(lái)越大，使得PDN 設(shè)計(jì)人員不得不考慮直流壓降對(duì)PDN 性能造成的影響。直流壓降分析的主要目標(biāo)是：1. 優(yōu)化關(guān)鍵器件位置2. 定位電流分布熱點(diǎn)3. 確定電源模塊感應(yīng)線(xiàn)位置4．定位高阻抗區(qū)域及高溫升區(qū)域?qū)τ诤?jiǎn)單幾何形狀導(dǎo)體，可以通過(guò)簡(jiǎn)單計(jì)算得到導(dǎo)體阻抗值，對(duì)于復(fù)雜導(dǎo)體，不得不借助于仿真工具得到精確值。借助內(nèi)嵌于Allegro PCB SI 的直流壓降分析模塊可以直觀而快速的得到壓降，溫升和電流密度等信息。圖2 和圖3 分別顯示了用Allegro PCB SI 得到的電壓分布和平面電流分布。圖2 電壓分布圖3 平面電流分布2.3 交流分析大多數(shù)芯片對(duì)電源的要求以允許的最大波動(dòng)為指標(biāo)，PDN 看起來(lái)是一個(gè)時(shí)域問(wèn)題，但是在時(shí)域中測(cè)量容易引入干擾，并且很難激勵(lì)有源芯片的最大電流。除電源模塊和最終負(fù)載，PDN 組成元件都是無(wú)源器件，相比于有源器件，在頻域下有更好的穩(wěn)定性。綜合以上原因，使得在頻域下進(jìn)行PDN 的設(shè)計(jì)，在時(shí)域下進(jìn)行PDN 的測(cè)量驗(yàn)證更加簡(jiǎn)單有效。2.3.1 目標(biāo)阻抗及最大有效頻率我們可以通過(guò)如下公式確定PDN 的目標(biāo)阻抗，各個(gè)參數(shù)都可以從芯片手冊(cè)中得到，需要注意的是這里的電流指的是描述芯片工作所需最大電流與最小電流之間差值的動(dòng)態(tài)電流。可以從芯片功耗計(jì)算出最大電流，通常，可以假定動(dòng)態(tài)電流為最大電流的一半進(jìn)行計(jì)算。如果芯片廠(chǎng)商提供了芯片所需電流變化曲線(xiàn)，可以通過(guò)傅立葉變換將時(shí)域下電流轉(zhuǎn)化為頻域下電流變化曲線(xiàn)，代入上式，可以得到更準(zhǔn)確的隨頻率變化的目標(biāo)阻抗，這將使PDN 設(shè)計(jì)有更多裕量。由于芯片封裝和板上分布電感的存在，限制了板級(jí)PDN 的有效頻率。在某個(gè)頻率點(diǎn)之上，芯片片內(nèi)電容將有效的降低PDN 阻抗。在極低目標(biāo)阻抗PDN 設(shè)計(jì)中，板級(jí)PDN 的有效頻率很難達(dá)到百兆赫茲，這時(shí)需要知道芯片片內(nèi)電容開(kāi)始起作用的準(zhǔn)確頻率。2.3.2 板上電容選擇方法板上電容種類(lèi)，數(shù)量及位置的選擇是PDN 設(shè)計(jì)的重要步驟。當(dāng)前，主要有三種電容選擇方法：頻域目標(biāo)阻抗法、大“V”法以及十倍法。頻域目標(biāo)阻抗法通過(guò)選擇一系列不同容值電容得到多個(gè)諧振點(diǎn)，多個(gè)諧振點(diǎn)之間保持較近的距離從而得到一條相對(duì)平滑的阻抗曲線(xiàn)。大“V”法在整個(gè)頻帶上只選擇一種電容，通過(guò)增加此電容的數(shù)量降低諧振點(diǎn)位置以及阻抗曲線(xiàn)的感性部分，增加容性部分以達(dá)到目標(biāo)阻抗的要求。十倍法是指選擇容值相差10 倍的一組電容均勻的分布于整個(gè)頻帶上，在沒(méi)有精確仿真工具的幫助時(shí)，這種方法可以有效而快速的完成電容的選擇。2.3.3 抑制反諧振PDN 中的任意兩個(gè)不同部件都會(huì)產(chǎn)生反諧振，發(fā)生反諧振時(shí)所產(chǎn)生的諧振峰值極大的拉高了PDN 的阻抗，影響PDN 的性能。如上節(jié)所述三種電容選擇方法，如果不考慮電容與電源模塊及芯片封裝間諧振，三種方法都可以滿(mǎn)足設(shè)計(jì)要求，但是考慮電容與PDN 中其它組成部分間的諧振，不一定每種方法都可以滿(mǎn)足要求。抑制反諧振是PDN 設(shè)計(jì)中的重要內(nèi)容，通常，減少電源/地平面間介質(zhì)厚度可以有效的抑制PCB 模態(tài)諧振。