4、 串音消除 從實踐觀點出發(fā)，最重要的問題是如何去除串音。當串音會影響電路特性時，你該怎麼辦？ 你可以采取以下兩種策略。一種方法是改變一個或多個影響耦合的幾何參量，例如：線路長度、線路之間的距離、的分層位置。另一種方法是利用終端，將單線改成多路耦合線。合理的設計，多線終端能夠取消大部分串音。 5、 線路長度 很多設計者認為縮短線路長度是降低串音的關鍵。事實上，幾乎所有電路設計軟件都提供了最大并行線路的長度控制功能。不幸的是，僅改變幾何數值，是很難降低串音的。因為前向串音受耦合長度影響，所以當你縮短沒有耦合關系的線路長度時，串音幾乎沒有減少。再者，如果耦合長度超過驅動芯片下降或上升時延，耦合長度和前向串音的線性關系會到達一個飽和值，這時，縮短已經很長的耦合線路對減少串音影響甚小。 一個合理的方法是擴大耦合線路間的距離。幾乎在所有情況下，分離耦合線路能夠大大降低串音干擾。實踐證明，後向串音幅值大致和耦合線路間的距離的平方成反比，即：如果你將這個距離增加一倍，串音降低四分之叁。當後向串音占主要地位時，這個效果更加明顯。 6、隔離難度 要增大耦合線路間的距離并不是很容易的。如果你的布線非常密，你必須花很多精力才能降低布線密度。如果你擔心串音干擾，你可以增加一或二個隔離層。如果你必須擴大線路或網絡間的距離，那麼你最好擁有一個便於操作的軟件。線路寬度和厚度同樣影響串音干擾，但是其影響遠小於線路的距離因素。所以，一般很少調整這兩個參量。 因為的絕緣材料存在介電常數，也會產生線路間的耦合電容，所以降低介電常數也可減少串音干擾。這個效果并不很明顯，特別是微帶電路部分介電質已經是空氣了。更重要的是，改變介電常數并不那麼容易，特別是在昂貴的設備中。一個變通的辦法是采用較貴的材料，而不是 FR-4。 介電質厚度，很大長度上影響了串音干擾。一般的，使布線層靠近電源層（Vcc或地），能夠降低串音干擾。改善效果的精確數值需要通過仿真來確定。 7、分層因素 一些印刷設計者仍然不注意分層方法，這在高速電路設計中是個重大失誤。分層不但影響傳輸線的性能，例如：阻抗、延遲和耦合，而且電路工作易於失常，甚至改變。例如，通過減少5mil 的介電質厚度來降低串音干擾，這是不可以的，雖然在成本和工藝上都能做到。 另外一個容易忽略的因素是層的選擇。很多時候，前向串音是微帶電路中的主要串音干擾。但是，如果設計合理，布線層位於兩個電源層之間，這樣就很好地平衡了容性耦合和感性耦合，具有較低幅值的後向串音便成為主要因素。所以，仿真時你必須注意，是哪種串音干擾占主要地位。 布線和芯片的位置關系對串音也有影響。因為後向串音到達接收芯片後反射到驅動芯片，所以驅動芯片的位置和性能是非常重要的。因為拓撲結構的復雜性，反射及其它因素，所以很難解釋串音主要受誰影響。如果有多種拓撲結構供選擇，最好通過仿真來確定哪種結構對串音影響最小。 一個可能減少串音的非幾何因素是驅動芯片本身的技術指標。一般原則是，選擇切換時間長的驅動芯片，以減少串音干擾（解決很多其它由於高速引起的問題也如此）。即使串音不嚴格地和切換時間成正比，降低切換時間仍然會產生重大影響。許多時候，你對驅動芯片技術無法選擇，你只能改變幾何參量來達到目的。通過終端降低串音。眾所周知，一根獨立、無耦合傳輸線的終端連接匹配阻抗，它就不會產生反射。現在考慮一系列耦合的傳輸線，例如，叁根互相有串音的傳輸線，或一對耦合傳輸線。如果利用電路分析軟件，可以導出一對矩陣，分別表示傳輸線本身和相互間的電容和電感。例如，叁根傳輸線可能有下列的 C 和L矩陣： 在這些矩陣中，對角線元素是傳輸線自身值，非對角線元素是傳輸線相互間的值。（注意它們是用每單位長度的 pF 和 nH 來表示的）?？梢杂镁嫉碾姶艌鰷y試儀來確定這些值。 可以看出，每一組傳輸線也有一個特徵阻抗矩陣。在這個 Z0矩陣中，對角線元素表示傳輸線對地線的阻抗值，非對角線元素是傳輸線耦合值。 對於一組傳輸線，與單根傳輸線類似，如果終端是與 Z0匹配的阻抗陣，它的矩陣幾乎是相同的。所需的阻抗不必是 Z0中的值，只要組成的阻抗網絡與 Z0匹配就行。阻抗陣中不僅包括傳輸線對地的阻抗，而且包括傳輸線之間的阻抗。 這樣的一個阻抗陣具有良好的性質。首先它可以阻止非耦合線中串音的反射。更重要的是，它可以消除已經形成的串音。 8、致命武器 可惜的是，這樣一個終端是昂貴的，而且是不可能理想實現的，因為一些傳輸線之間的耦合阻抗太小了，會導致大電流流入驅動芯片。傳輸線和地之間的阻抗也不能太大以致於不能驅動芯片。如果存在這些問題，而你還打算利用這類終端，加幾個交流耦合電容試試看。 盡管實現中存在一些困難，阻抗陣列終端仍是對付信號反射和串音的致命武器，特別對於惡劣情況。在其它環(huán)境下，它可能起作用，也可能不起作用，但仍不失為一種值得推薦的方法。（完）