keil是兩家私人公司聯(lián)合運(yùn)營(yíng)，美國(guó)和德國(guó)

2005年被ARM公司收購(gòu)，所有他對(duì)ARM內(nèi)核支持應(yīng)該是很棒的

ARM為stm32的芯片內(nèi)核方案，所以keil對(duì)stm的芯片支持也很到位

STM32F10x_StdPeriph_Lib_V3.5.0

這個(gè)是ST公司專(zhuān)門(mén)為10x系列提供的軟件開(kāi)發(fā)固件庫(kù)

首先打開(kāi)KEIL軟件，當(dāng)前用的是v4.10

建立好工程后，點(diǎn)擊魔術(shù)棒工具 options for target

在C/C++選項(xiàng)，在符號(hào)預(yù)處理器里定義三個(gè)符號(hào)

USE_STDPERIPH_DRIVER, 允許使用標(biāo)準(zhǔn)外設(shè)驅(qū)動(dòng) ------------------基本不變

STM32F10X_CL, 主芯片為互聯(lián)網(wǎng)型芯片，105或107-----------根據(jù)芯片改變

USE_STM3210C_EVAL 用的開(kāi)發(fā)板是STM3210C--------------官方開(kāi)發(fā)板才用

這樣當(dāng)編譯工程后，軟件就自動(dòng)根據(jù)芯片選擇性導(dǎo)入startup_stm32f10x_cl.s這個(gè)文件。

這個(gè)啟動(dòng)文件是官方提供的，用匯編語(yǔ)言寫(xiě)的。

在文件的156行寫(xiě)了通過(guò)這個(gè)文件調(diào)用systeminit（）這個(gè)函數(shù)

這個(gè)函數(shù)在工程的CMSIS組下的system_stm32f10x.c文件里

文件里一共有兩個(gè)函數(shù)systeminit 和 SystemCoreClockUpdate 后者是改變內(nèi)核時(shí)鐘時(shí)候才用。

下面是重點(diǎn)了（講了systeminit這個(gè)函數(shù)是如何定義時(shí)鐘，以及他定義了哪些時(shí)鐘）

打開(kāi)system_stm32f10x.c這個(gè)文件，他的代碼解釋如下：

首先是一個(gè)芯片選擇定義，如果選擇定義了CL級(jí)別芯片，

則預(yù)定義 系統(tǒng)時(shí)鐘頻率=72M

#define SYSCLK_FREQ_72MHz 72000000

然后問(wèn)是否定義了外接SRAM

一般都沒(méi)有外接（這句就可忽略了）

然后就是定義矢量表偏移 0x0

如果前面定義了外接SRAM就要偏移0X200

接著定義了一個(gè)數(shù)組__I uint8_t AHBPrescTable[16] = {0, 0, 0, 0, 0, 0, 0, 0, 1, 2, 3, 4, 6, 7, 8, 9};

這個(gè)數(shù)組只在SystemCoreClockUpdate這個(gè)函數(shù)里用，重設(shè)系統(tǒng)內(nèi)核時(shí)鐘函數(shù)，這里是不用的，不看也可以

這個(gè)數(shù)組是AHB預(yù)分頻器選擇的9種可能，在RCC_CFGR的4~7位

把他的值列出來(lái)就發(fā)現(xiàn)一共有16個(gè)只，其中前八個(gè)的值都表示不分頻，既數(shù)組的前8個(gè)0

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

RCC_CFGR 7:4 這就是AHB預(yù)分頻器配置

0xxx：SYSCLK 不分頻

1000：SYSCLK 2分頻 1100：SYSCLK 64分頻

1001：SYSCLK 4分頻 1101：SYSCLK 128分頻

1010：SYSCLK 8分頻 1110：SYSCLK 256分頻

1011：SYSCLK 16分頻 1111：SYSCLK 512分頻

下面就是函數(shù)systeminit

1 使能HSI

2 復(fù)位RCC_CFGR

3 復(fù)位RCC_CR

4 復(fù)位RCC_CIR

5 調(diào)用SetSysClock(); 設(shè)置系統(tǒng)時(shí)鐘

根據(jù)芯片選擇函數(shù)SetSysClockTo72();------------------//這個(gè)根據(jù)不同芯片是不同的

6 運(yùn)行函數(shù)SetSysClockTo72();

6.1 使能HSE

6.2 判斷外部時(shí)鐘是否已經(jīng)穩(wěn)定運(yùn)行，穩(wěn)定后就繼續(xù)進(jìn)行

6.3 外部flash內(nèi)存使能，并配置相關(guān)參數(shù)（這里的外部是內(nèi)核外部，他還是在芯片內(nèi)）

在官方參考手冊(cè)的3.3.3嵌入式閃存里介紹

7 設(shè)置HCLK等于系統(tǒng)時(shí)鐘

8 設(shè)置PCLK2等于HCLK

9 設(shè)置PCLK1等于HCLK

10 設(shè)置PLL2輸出時(shí)鐘

設(shè)置PREDIV1輸出時(shí)鐘

11 使能PLL2

12 設(shè)置PLL時(shí)鐘頻率

13 使能PLL

14 選擇PLL作為系統(tǒng)時(shí)鐘源

所以說(shuō)systeminit函數(shù)其實(shí)是定義了時(shí)鐘樹(shù)的前半部分。后半部分要在用戶的C里根據(jù)需要定義。

既得到如下結(jié)果：注意這是CL級(jí)別芯片的設(shè)置，如果芯片不同結(jié)果是不同的

HSE 外部高速時(shí)鐘 25MHZ 使能----------------------結(jié)果

PREDIV2 預(yù)分頻器2 1/5 -----------過(guò)程

PLL2MUL 鎖相環(huán)2倍頻器 8 -----------過(guò)程

PLL2CLK 鎖相環(huán)2時(shí)鐘 40MHZ 使能-----------------------結(jié)果

PREDIV1 預(yù)分頻器1 1/5 -----------過(guò)程

PLLMUL 鎖相環(huán)倍頻器 8 -----------過(guò)程

PLLCLK 鎖相環(huán)時(shí)鐘 72MHZ 使能-----------------------結(jié)果

SYSCLK 系統(tǒng)時(shí)鐘 72MHZ ---------------------------結(jié)果

HCLK 高級(jí)外設(shè)時(shí)鐘 72MHZ 9個(gè)外設(shè)都未使能------------結(jié)果

PCLK1 外設(shè)時(shí)鐘1 36MHZ 20個(gè)外設(shè)都未使能-----------結(jié)果

PCLK2 外設(shè)時(shí)鐘2 72MHZ 11個(gè)外設(shè)都未使能-----------結(jié)果

打個(gè)比方，供電局已經(jīng)把電通過(guò)變壓器配好電壓送到你們家

但家里的開(kāi)關(guān)還沒(méi)有開(kāi)，你要用的時(shí)候自己開(kāi)，要用哪個(gè)開(kāi)那個(gè)，這樣比較節(jié)能。