像素時鐘的公式:
VCLK = HCLK/[(CLKVAL+1)X2]
在本系統(tǒng)中,HCLK的值為100M HZ
下面是幾個參量與s3c2410fb_display數(shù)據(jù)結(jié)構(gòu)之間的關(guān)系:
VBPD是vertical back porch 表示在一幀圖像開始時，垂直同步信號以后的無效的行數(shù)，對應(yīng)upper_margin；
VFBD是vertical front porch 表示在一幀圖像結(jié)束后，垂直同步信號以前的無效的行數(shù)，對應(yīng)lower_margin；
VSPW是vertical sync pulse width 表示垂直同步脈沖的寬度，用行數(shù)計(jì)算，對應(yīng)vsync_len；
HBPD是horizontal back porch 表示從水平同步信號的下降沿開始到一行的有效數(shù)據(jù)開始之間的VCLK的個數(shù)，對應(yīng)left_margin；
HFPD是horizontal front porth 表示一行的有效數(shù)據(jù)結(jié)束到下一個水平同步信號開始之間的VCLK的個數(shù)，對應(yīng)right_margin；
HSPW是horizontal sync pulse width 表示水平同步信號的寬度，用VCLK計(jì)算，對應(yīng)hsync_len；
根據(jù)LQ61D133的數(shù)據(jù)手冊，可以得到如下的數(shù)據(jù):
left_margin = 48
right_margin = 16
hsync_len = 96
upper_margin = 32
lower_margin = 11
vsync_len = 2
pixclock = 39714
lcdcon1 : 17~8 CLKVAL6~5 select the display mode4~1 select the bpp mode0 enable output
lcdcon2 : 31~24 VBPD 23~14 LINEVAL 13~6 VFPD 5~0 VSPW
lcdcon3 : 25~19 HBPD 18~8 HOZVAL 7~0 HFPD
lcdcon4 : 7~0 HSPW
lcdcon5 :