cortex-m3支持256個中端，其中包含了16個內(nèi)核中斷，240個外部中斷。stm32只有84個中斷，包括16個內(nèi)核中斷和68個可屏蔽中斷。stm32f103上只有60個中斷，f107上才有68個中斷。

中斷是stm32很基礎的一個功能，學會使用中斷，才可以更好的使用其他的外設。理解stm32的中斷，必須要先從stm32的中斷優(yōu)先級分組是怎么回事。要理解優(yōu)先級分組，就要先理解什么是先占優(yōu)先級，和次占優(yōu)先級。

先占優(yōu)先級的概念等同于51單片機中的中斷。假設有兩中斷先后觸發(fā)，已經(jīng)在執(zhí)行的中斷先占優(yōu)先級如果沒有后觸發(fā)的中斷 先占優(yōu)先級更高，就會先處理先占優(yōu)先級高的中斷。也就是說又有較高的先占優(yōu)先級的中斷可以打斷先占優(yōu)先級較低的中斷。這是實現(xiàn)中斷嵌套的基礎。

次占優(yōu)先級只在同一先占優(yōu)先級的中斷同時觸發(fā)時起作用，先占優(yōu)先級相同，則優(yōu)先執(zhí)行次占優(yōu)先級較高的中斷。次占優(yōu)先級不會造成中斷嵌套。 如果中斷的兩個優(yōu)先級都一致，則優(yōu)先執(zhí)行位于中斷向量表中位置較高的中斷。

還需要注意的一點是 這里的中斷優(yōu)先級 高是指 是指是否更接近0級，0級優(yōu)先級是最高的。

那么最低的優(yōu)先級可以是多少？這就涉及了優(yōu)先級分組的概念。 stm32 通過一個中斷向量控制器（NVIC），來分配先占優(yōu)先級和次占優(yōu)先級的數(shù)量。

arm cortex-m3 內(nèi)核中擁有一個3位寬度的的PRIGROUP數(shù)據(jù)區(qū)，用來指示一個8位數(shù)據(jù)序列中的小數(shù)點的位置從而表示中斷優(yōu)先級的分組。

舉個例子可以更好的理解：如果PRIGROUP 數(shù)據(jù)位000 即為0 說明8位數(shù)據(jù)序列中小數(shù)位置在第1位的左邊 為xxxxxxx.y 用于表示中斷優(yōu)先級的分組的含義就是 用7位的數(shù)據(jù)寬度來表示 先占優(yōu)先級的數(shù)量 即為128 用1位的數(shù)據(jù)寬度來表示 次占優(yōu)先級數(shù)量 即為 2

所以arm cortex-m3中有2的三次方 即為8個優(yōu)先級分組 。

但是stm32中只有5個優(yōu)先級分組，表示方法略有不同，參照下表：

MDK中定義的中斷相關的寄存器結(jié)構(gòu)體為：

typedef struct

{

vu32 ISER[2];

u32 RESERVED0[30];

vu32 ICER[2];

u32 RSERVED1[30];

vu32 ISPR[2];

u32 RESERVED2[30];

vu32 ICPR[2];

u32 RESERVED3[30];

vu32 IABR[2];

u32 RESERVED4[62];

vu32 IPR[15];

} NVIC_TypeDef;

ISER[2]:中斷使能寄存器組

stm32可屏蔽中斷共有60個，這里用了兩個32位的寄存器，可以表示64個中斷。stm32只用了前60位。 若要使能某個中斷，則必須設置相應的ISER位為1。

具體每一位對應的中斷關系如下：（參見 MDK下的stm32f10x_nvic.h）

#defineWWDG_IRQChannel((u8)0x00)/*WindowWatchDogInterrupt*/#definePVD_IRQChannel((u8)0x01)/*PVDthroughEXTILinedetectionInterrupt*/#defineTAMPER_IRQChannel((u8)0x02)/*TamperInterrupt*/#defineRTC_IRQChannel((u8)0x03)/*RTCglobalInterrupt*/#defineFLASH_IRQChannel((u8)0x04)/*FLASHglobalInterrupt*/#defineRCC_IRQChannel((u8)0x05)/*RCCglobalInterrupt*/#defineEXTI0_IRQChannel((u8)0x06)/*EXTILine0Interrupt*/#defineEXTI1_IRQChannel((u8)0x07)/*EXTILine1Interrupt*/#defineEXTI2_IRQChannel((u8)0x08)/*EXTILine2Interrupt*/#defineEXTI3_IRQChannel((u8)0x09)/*EXTILine3Interrupt*/#defineEXTI4_IRQChannel((u8)0x0A)/*EXTILine4Interrupt*/#defineDMA1_Channel1_IRQChannel((u8)0x0B)/*DMA1Channel1globalInterrupt*/#defineDMA1_Channel2_IRQChannel((u8)0x0C)/*DMA1Channel2globalInterrupt*/#defineDMA1_Channel3_IRQChannel((u8)0x0D)/*DMA1Channel3globalInterrupt*/#defineDMA1_Channel4_IRQChannel((u8)0x0E)/*DMA1Channel4globalInterrupt*/#defineDMA1_Channel5_IRQChannel((u8)0x0F)/*DMA1Channel5globalInterrupt*/#defineDMA1_Channel6_IRQChannel((u8)0x10)/*DMA1Channel6globalInterrupt*/#defineDMA1_Channel7_IRQChannel((u8)0x11)/*DMA1Channel7globalInterrupt*/#defineADC1_2_IRQChannel((u8)0x12)/*ADC1etADC2globalInterrupt*/#defineUSB_HP_CAN_TX_IRQChannel((u8)0x13)/*USBHighPriorityorCANTXInterrupts*/#defineUSB_LP_CAN_RX0_IRQChannel((u8)0x14)/*USBLowPriorityorCANRX0Interrupts*/#defineCAN_RX1_IRQChannel((u8)0x15)/*CANRX1Interrupt*/#defineCAN_SCE_IRQChannel((u8)0x16)/*CANSCEInterrupt*/#defineEXTI9_5_IRQChannel((u8)0x17)/*ExternalLine[9:5]Interrupts*/#defineTIM1_BRK_IRQChannel((u8)0x18)/*TIM1BreakInterrupt*/#defineTIM1_UP_IRQChannel((u8)0x19)/*TIM1UpdateInterrupt*/#defineTIM1_TRG_COM_IRQChannel((u8)0x1A)/*TIM1TriggerandCommutationInterrupt*/#defineTIM1_CC_IRQChannel((u8)0x1B)/*TIM1CaptureCompareInterrupt*/#defineTIM2_IRQChannel((u8)0x1C)/*TIM2globalInterrupt*/#defineTIM3_IRQChannel((u8)0x1D)/*TIM3globalInterrupt*/#defineTIM4_IRQChannel((u8)0x1E)/*TIM4globalInterrupt*/#defineI2C1_EV_IRQChannel((u8)0x1F)/*I2C1EventInterrupt*/#defineI2C1_ER_IRQChannel((u8)0x20)/*I2C1ErrorInterrupt*/#defineI2C2_EV_IRQChannel((u8)0x21)/*I2C2EventInterrupt*/#defineI2C2_ER_IRQChannel((u8)0x22)/*I2C2ErrorInterrupt*/#defineSPI1_IRQChannel((u8)0x23)/*SPI1globalInterrupt*/#defineSPI2_IRQChannel((u8)0x24)/*SPI2globalInterrupt*/#defineUSART1_IRQChannel((u8)0x25)/*USART1globalInterrupt*/#defineUSART2_IRQChannel((u8)0x26)/*USART2globalInterrupt*/#defineUSART3_IRQChannel((u8)0x27)/*USART3globalInterrupt*/#defineEXTI15_10_IRQChannel((u8)0x28)/*ExternalLine[15:10]Interrupts*/#defineRTCAlarm_IRQChannel((u8)0x29)/*RTCAlarmthroughEXTILineInterrupt*/#defineUSBWakeUp_IRQChannel((u8)0x2A)/*USBWakeUpfromsuspendthroughEXTILineInterrupt*/#defineTIM8_BRK_IRQChannel((u8)0x2B)/*TIM8BreakInterrupt*/#defineTIM8_UP_IRQChannel((u8)0x2C)/*TIM8UpdateInterrupt*/#defineTIM8_TRG_COM_IRQChannel((u8)0x2D)/*TIM8TriggerandCommutationInterrupt*/#defineTIM8_CC_IRQChannel((u8)0x2E)/*TIM8CaptureCompareInterrupt*/#defineADC3_IRQChannel((u8)0x2F)/*ADC3globalInterrupt*/#defineFSMC_IRQChannel((u8)0x30)/*FSMCglobalInterrupt*/#defineSDIO_IRQChannel((u8)0x31)/*SDIOglobalInterrupt*/#defineTIM5_IRQChannel((u8)0x32)/*TIM5globalInterrupt*/#defineSPI3_IRQChannel((u8)0x33)/*SPI3globalInterrupt*/#defineUART4_IRQChannel((u8)0x34)/*UART4globalInterrupt*/#defineUART5_IRQChannel((u8)0x35)/*UART5globalInterrupt*/#defineTIM6_IRQChannel((u8)0x36)/*TIM6globalInterrupt*/#defineTIM7_IRQChannel((u8)0x37)/*TIM7globalInterrupt*/#defineDMA2_Channel1_IRQChannel((u8)0x38)/*DMA2Channel1globalInterrupt*/#defineDMA2_Channel2_IRQChannel((u8)0x39)/*DMA2Channel2globalInterrupt*/#defineDMA2_Channel3_IRQChannel((u8)0x3A)/*DMA2Channel3globalInterrupt*/#defineDMA2_Channel4_5_IRQChannel((u8)0x3B)/*DMA2Channel4andDMA2Channel5globalInterrupt*/