SYSCLK 系統(tǒng)時(shí)鐘，最大72MHzHCLK ：AHB總線時(shí)鐘，由系統(tǒng)時(shí)鐘SYSCLK 分頻得到，一般不分頻，等于系統(tǒng)時(shí)鐘經(jīng)過(guò)總線橋AHB-->APB.

通過(guò)設(shè)置分頻，可由HCLK得到 PCLK1與PCLK2時(shí)鐘不過(guò)PCLK2時(shí)鐘最高可達(dá)72MHz.

PCLK1對(duì)應(yīng)APB1外設(shè)最大36MHz。

PCLK2對(duì)應(yīng)APB2外設(shè)最大72MHz。

APB2負(fù)責(zé)AD，I/O，高級(jí)TIM，串口1。

APB1負(fù)責(zé)DA，USB，SPI，I2C，CAN，串口2345，普通TIM

RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA|RCC_APB1Periph_USART2,ENABLE);

RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA, ENABLE);

RCC_APB1PeriphClockCmd(RCC_APB1Periph_USART2, ENABLE);