官方提供的庫文件中，HSE(外部高速時鐘)默認為8MHz，最高主頻為8*9=72MHz，如果將HSE變?yōu)?2MHz，不修改庫文件的話，最高主頻則變?yōu)?2*9=108MHz，最典型的問題就是USART可以通信，但是接收到的數(shù)據(jù)與發(fā)送的不一致，并且找不到啥原因，害的我瞎折騰了一整天，下面列舉需要修改的地方。

1、修改stm32f10x.h中的HSE_VALUE，原本的代碼如下：

#if!definedHSE_VALUE

#ifdefSTM32F10X_CL

#defineHSE_VALUE((uint32_t)25000000)

#else

#defineHSE_VALUE((uint32_t)8000000)

#endif

#endif

修改后的如下：

#if!definedHSE_VALUE

#ifdefSTM32F10X_CL

#defineHSE_VALUE((uint32_t)25000000)

#else

#defineHSE_VALUE((uint32_t)12000000)

#endif

#endif

2、修改system_stm32f10x.c中的時鐘配置，先找到void SystemInit(void)---》SetSysClock()---》SetSysClockTo72()，將9倍頻改為6倍頻，12*6=72MHz，原本代碼如下：

#ifdefSTM32F10X_CL

RCC->CFGR2&=(uint32_t)~(RCC_CFGR2_PREDIV2|RCC_CFGR2_PLL2MUL|

RCC_CFGR2_PREDIV1|RCC_CFGR2_PREDIV1SRC);

RCC->CFGR2|=(uint32_t)(RCC_CFGR2_PREDIV2_DIV5|RCC_CFGR2_PLL2MUL8|

RCC_CFGR2_PREDIV1SRC_PLL2|RCC_CFGR2_PREDIV1_DIV5);

RCC->CR|=RCC_CR_PLL2ON;

while((RCC->CR&RCC_CR_PLL2RDY)==0)

{

}

RCC->CFGR&=(uint32_t)~(RCC_CFGR_PLLXTPRE|RCC_CFGR_PLLSRC|RCC_CFGR_PLLMULL);

RCC->CFGR|=(uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1|RCC_CFGR_PLLSRC_PREDIV1|

RCC_CFGR_PLLMULL9);

#else

RCC->CFGR&=(uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC|RCC_CFGR_PLLXTPRE|

RCC_CFGR_PLLMULL));

RCC->CFGR|=(uint32_t)(RCC_CFGR_PLLSRC_HSE|RCC_CFGR_PLLMULL9);

#endif

修改后的如下：

#ifdefSTM32F10X_CL

RCC->CFGR2&=(uint32_t)~(RCC_CFGR2_PREDIV2|RCC_CFGR2_PLL2MUL|

RCC_CFGR2_PREDIV1|RCC_CFGR2_PREDIV1SRC);

RCC->CFGR2|=(uint32_t)(RCC_CFGR2_PREDIV2_DIV5|RCC_CFGR2_PLL2MUL8|

RCC_CFGR2_PREDIV1SRC_PLL2|RCC_CFGR2_PREDIV1_DIV5);

RCC->CR|=RCC_CR_PLL2ON;

while((RCC->CR&RCC_CR_PLL2RDY)==0)

{

}

RCC->CFGR&=(uint32_t)~(RCC_CFGR_PLLXTPRE|RCC_CFGR_PLLSRC|RCC_CFGR_PLLMULL);

RCC->CFGR|=(uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1|RCC_CFGR_PLLSRC_PREDIV1|

RCC_CFGR_PLLMULL9);

#else

RCC->CFGR&=(uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC|RCC_CFGR_PLLXTPRE|

RCC_CFGR_PLLMULL));

RCC->CFGR|=(uint32_t)(RCC_CFGR_PLLSRC_HSE|RCC_CFGR_PLLMULL6);

#endif