在STM32中，有五個時鐘源，為HSI、HSE、LSI、LSE、PLL。其實是四個時鐘源，如下圖所示（灰藍(lán)色），PLL是由鎖相環(huán)電路倍頻得到PLL時鐘。 ?、?、HSI是高速內(nèi)部時鐘，RC振蕩器，頻率為8MHz?！ 、凇SE是高速外部時鐘，可接石英/陶瓷諧振器，或者接外部時鐘源，頻率范圍為4MHz~16MHz。 ?、邸SI是低速內(nèi)部時鐘，RC振蕩器，頻率為40kHz?！ 、堋SE是低速外部時鐘，接頻率為32.768kHz的石英晶體。 ?、?、PLL為鎖相環(huán)倍頻輸出，其時鐘輸入源可選擇為HSI/2、HSE或者HSE/2。倍頻可選擇為2~16倍，但是其輸出頻率最大不得超過72MHz。
點擊進(jìn)入看全圖。
其中40kHz的LSI供獨立看門狗IWDG使用，另外它還可以被選擇為實時時鐘RTC的時鐘源。另外，實時時鐘RTC的時鐘源還可以選擇LSE，或者是HSE的128分頻。RTC的時鐘源通過RTCSEL[1:0]來選擇?！ TM32中有一個全速功能的USB模塊，其串行接口引擎需要一個頻率為48MHz的時鐘源。該時鐘源只能從PLL輸出端獲取，可以選擇為1.5分頻或者1分頻，也就是，當(dāng)需要使用USB模塊時，PLL必須使能，并且時鐘頻率配置為48MHz或72MHz。 另外，STM32還可以選擇一個時鐘信號輸出到MCO腳(PA8)上，可以選擇為PLL輸出的2分頻、HSI、HSE、或者系統(tǒng)時鐘?！ ∠到y(tǒng)時鐘SYSCLK，它是供STM32中絕大部分部件工作的時鐘源。系統(tǒng)時鐘可選擇為PLL輸出、HSI或者HSE。系統(tǒng)時鐘最大頻率為72MHz，它通過AHB分頻器分頻后送給各模塊使用，AHB分頻器可選擇1、2、4、8、16、64、128、256、512分頻。其中AHB分頻器輸出的時鐘送給5大模塊使用： ?、?、送給AHB總線、內(nèi)核、內(nèi)存和DMA使用的HCLK時鐘?！ 、?、通過8分頻后送給Cortex的系統(tǒng)定時器時鐘。 ?、?、直接送給Cortex的空閑運行時鐘FCLK?！ 、?、送給APB1分頻器。APB1分頻器可選擇1、2、4、8、16分頻，其輸出一路供APB1外設(shè)使用(PCLK1，最大頻率36MHz)，另一路送給定時器(Timer)2、3、4倍頻器使用。該倍頻器可選擇1或者2倍頻，時鐘輸出供定時器2、3、4使用?！ 、?、送給APB2分頻器。APB2分頻器可選擇1、2、4、8、16分頻，其輸出一路供APB2外設(shè)使用(PCLK2，最大頻率72MHz)，另一路送給定時器(Timer)1倍頻器使用。該倍頻器可選擇1或者2倍頻，時鐘輸出供定時器1使用。另外，APB2分頻器還有一路輸出供ADC分頻器使用，分頻后送給ADC模塊使用。ADC分頻器可選擇為2、4、6、8分頻?！ ≡谝陨系臅r鐘輸出中，有很多是帶使能控制的，例如AHB總線時鐘、內(nèi)核時鐘、各種APB1外設(shè)、APB2外設(shè)等等。當(dāng)需要使用某模塊時，記得一定要先使能對應(yīng)的時鐘?！ ⌒枰⒁獾氖嵌〞r器的倍頻器，當(dāng)APB的分頻為1時，它的倍頻值為1，否則它的倍頻值就為2?！ ∵B接在APB1(低速外設(shè))上的設(shè)備有：電源接口、備份接口、CAN、USB、I2C1、I2C2、UART2、UART3、SPI2、窗口看門狗、Timer2、Timer3、Timer4。注意USB模塊雖然需要一個單獨的48MHz時鐘信號，但它應(yīng)該不是供USB模塊工作的時鐘，而只是提供給串行接口引擎(SIE)使用的時鐘。USB模塊工作的時鐘應(yīng)該是由APB1提供的?！ ∵B接在APB2(高速外設(shè))上的設(shè)備有：UART1、SPI1、Timer1、ADC1、ADC2、所有普通IO口(PA~PE)、第二功能IO口。對于單片機系統(tǒng)來說，CPU和總線以及外設(shè)的時鐘設(shè)置是非常重要的，因為沒有時鐘就沒有時序。由于時鐘是一個由內(nèi)而外的東西，具體設(shè)置要從寄存器開始。
RCC寄存器結(jié)構(gòu)，RCC_TypeDeff，在文件“stm32f10x.h”中定義如下：（v3.4庫）1059行->1081行。
typedef struct
{
__IO uint32_t CR;
__IO uint32_t CFGR;
__IO uint32_t CIR;
__IO uint32_t APB2RSTR;
__IO uint32_t APB1RSTR;
__IO uint32_t AHBENR;
__IO uint32_t APB2ENR;
__IO uint32_t APB1ENR;
__IO uint32_t BDCR;
__IO uint32_t CSR;
#ifdef STM32F10X_CL
__IO uint32_t AHBRSTR;
__IO uint32_t CFGR2;
#endif/*STM32F10X_CL*/
#ifdefined(STM32F10X_LD_VL)||defined(STM32F10X_MD_VL)||defined(STM32F10X_HD_VL)
uint32_t RESERVED0;
__IO uint32_t CFGR2;
#endif/*STM32F10X_LD_VL||STM32F10X_MD_VL||STM32F10X_HD_VL*/
}RCC_TypeDef;
一般板子上只有8Mhz的晶振，而增強型最高工作頻率為72Mhz，顯然需要用PLL倍頻9倍，這些設(shè)置都需要在初始化階段完成。使用HSE時鐘，程序設(shè)置時鐘參數(shù)流程：1、將RCC寄存器重新設(shè)置為默認(rèn)值RCC_DeInit;
2、打開外部高速時鐘晶振HSERCC_HSEConfig(RCC_HSE_ON);
3、等待外部高速時鐘晶振工作HSEStartUpStatus = RCC_WaitForHSEStartUp();
4、設(shè)置AHB時鐘RCC_HCLKConfig;
5、設(shè)置高速AHB時鐘RCC_PCLK2Config;
6、設(shè)置低速速AHB時鐘RCC_PCLK1Config;
7、設(shè)置PLLRCC_PLLConfig;
8、打開PLLRCC_PLLCmd(ENABLE);
9、等待PLL工作while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET)
10、設(shè)置系統(tǒng)時鐘RCC_SYSCLKConfig;
11、判斷是否PLL是系統(tǒng)時鐘while(RCC_GetSYSCLKSource() != 0x08)
12、打開要使用的外設(shè)時鐘RCC_APB2PeriphClockCmd()/RCC_APB1PeriphClockCmd()為了方便說明，借用一下例程的RCC設(shè)置函數(shù)，并用中文注釋的形式加以說明：
static void RCC_Config(void)
{
/*這里是重置了RCC的設(shè)置，類似寄存器復(fù)位*/
RCC_DeInit();
/*使能外部高速晶振*/
RCC_HSEConfig(RCC_HSE_ON);
/*等待高速晶振穩(wěn)定*/
HSEStartUpStatus=RCC_WaitForHSEStartUp();
if(HSEStartUpStatus==SUCCESS)
{
/*使能flash預(yù)讀取緩沖區(qū)*/
FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);
/*令Flash處于等待狀態(tài)，2是針對高頻時鐘的，這兩句跟RCC沒直接關(guān)系，可以暫且略過*/
FLASH_SetLatency(FLASH_Latency_2);
/*HCLK=SYSCLK 設(shè)置高速總線時鐘=系統(tǒng)時鐘*/
RCC_HCLKConfig(RCC_SYSCLK_Div1);
/*PCLK2=HCLK 設(shè)置低速總線2時鐘=高速總線時鐘*/
RCC_PCLK2Config(RCC_HCLK_Div1);
/*PCLK1=HCLK/2 設(shè)置低速總線1的時鐘=高速時鐘的二分頻*/
RCC_PCLK1Config(RCC_HCLK_Div2);
/*ADCCLK=PCLK2/6 設(shè)置ADC外設(shè)時鐘=低速總線2時鐘的六分頻*/
RCC_ADCCLKConfig(RCC_PCLK2_Div6);
/*SetPLL clock outputto72MHz using HSE(8MHz)as entry clock*/
//這句很關(guān)鍵
/*利用鎖相環(huán)講外部8Mhz晶振9倍頻到72Mhz*/
RCC_PLLConfig(RCC_PLLSource_HSE_Div1,RCC_PLLMul_9);
/*Enable PLL 使能鎖相環(huán)*/
RCC_PLLCmd(ENABLE);
/*Wait till PLLisready 等待鎖相環(huán)輸出穩(wěn)定*/
while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY)==RESET)
{}
/*SelectPLL as system clock source 將鎖相環(huán)輸出設(shè)置為系統(tǒng)時鐘*/
RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);
/*Wait till PLLisused as system clock source 等待校驗成功*/
while(RCC_GetSYSCLKSource()!=0x08)
{}
}
/*Enable FSMC,GPIOD,GPIOE,GPIOF,GPIOGandAFIO clocks*/
//使能外圍接口總線時鐘，注意各外設(shè)的隸屬情況，不同芯片的分配不同，到時候查手冊就可以
RCC_AHBPeriphClockCmd(RCC_AHBPeriph_FSMC,ENABLE);
RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOD|RCC_APB2Periph_GPIOE|
RCC_APB2Periph_GPIOF|RCC_APB2Periph_GPIOG|
RCC_APB2Periph_AFIO,ENABLE);
}
由上述程序可以看出系統(tǒng)時鐘的設(shè)定是比較復(fù)雜的，外設(shè)越多，需要考慮的因素就越多。同時這種設(shè)定也是有規(guī)律可循的，設(shè)定參數(shù)也是有順序規(guī)范的，這是應(yīng)用中應(yīng)當(dāng)注意的，例如PLL的設(shè)定需要在使能之前，一旦PLL使能后參數(shù)不可更改。經(jīng)過此番設(shè)置后，由于我的電路板上是8Mhz晶振，所以系統(tǒng)時鐘為72Mhz，高速總線和低速總線2都為72Mhz，低速總線1為36Mhz，ADC時鐘為12Mhz，USB時鐘
下載文檔
