對于當今的超聲應用市場，便攜性和高性能是系統(tǒng)設計師要滿足的兩個關鍵指標。便攜性推動超聲系統(tǒng)向更小的尺寸演進，以滿足用戶對“可裝進口袋”的復雜超聲工具的需求，與此同時，性能要求則決定了整個系統(tǒng)的動態(tài)范圍。更高的動態(tài)范圍或更低的噪聲可提供更高質量的圖像，從而使醫(yī)生能更好地進行診斷。為普通醫(yī)生和臨床醫(yī)生提供高性能的便攜式超聲醫(yī)療儀器，對系統(tǒng)設計師和系統(tǒng)內的元器件提出了越來越高的要求。

本文將探討提供便攜式高性能超聲產(chǎn)品所必須滿足的一些最重要設計考慮，以及超聲系統(tǒng)設計師如何實現(xiàn)為目前全球市場開發(fā)新的成像產(chǎn)品所需的靈活性。

系統(tǒng)權衡

盡管超聲系統(tǒng)多年的研究和開發(fā)已經(jīng)取得了重大的技術進步，但它仍然很復雜。與其它的復雜系統(tǒng)一樣，也存在許多的系統(tǒng)劃分方法。

多年來，制造商通過設計他們自己的定制ASIC 來實現(xiàn)這些復雜系統(tǒng)。這種解決方案通常由兩個ASIC 組成，它們集成了時間增益壓縮（TGC）和Rx/Tx 路徑上的大部分元器件，如圖1 所示。這一方法在多通道VGA、ADC 和DAC 廣為出現(xiàn)之前很常見。定制電路允許設計師集成一些靈活的低成本功能特性，它們隨著時間的推移可體現(xiàn)出成本優(yōu)勢，因為把信號鏈的大部分集成在一起可將外部元件數(shù)量減至最少。不幸的是，隨著時間的推移，基于光刻技術制造出來的ASIC 在集成度和功耗兩方面皆顯示出它的局限性。ASIC 擁有大量的邏輯門，但這一數(shù)字技術并不是被優(yōu)化用來成功地實現(xiàn)模擬功能特性的，如高性能ADC。此外，由于供應商數(shù)量有限，ASIC 還使得系統(tǒng)設計師只能在一個很小的范圍內進行選擇。

圖中文字：PROBE 探頭

T/R Switch 發(fā)送/接收開關

HV MUX 高電壓多路復用器

HV AMP 高電壓放大器

BEAMFORMER CONTROL 波束成形控制

AAF 抗混疊濾波器

High-Speed ADC 高速ADC

CLOCKS 時鐘

Digital Beamformer 數(shù)字波束成形器

Precision ADC 高精度ADC

I/Q Processing I/Q 正交處理

Doppler Processing 多普勒處理

盡管高性能成像系統(tǒng)可以采用這一系統(tǒng)劃分方法來實現(xiàn)，但從便攜性、尺寸和功耗的角度來看這并不是最優(yōu)的。4 通道和8 通道TGC、ADC 和DAC 的出現(xiàn)允許在不犧牲性能的前提下進一步減少尺寸和功耗，從而將新的系統(tǒng)設計方法和新的供應商帶進了這些市場。多通道元件允許設計師在PCB 上將元件放得更緊密，從而可提高系統(tǒng)中的通道數(shù)；它們也允許設計師將敏感電路分開放在兩塊或更多的子板上，來完成一個系統(tǒng)的設計，這可以有效地重復利用許多平臺開發(fā)中成熟的電子電路。

附注：隨著通道數(shù)的增加，動態(tài)范圍也將得到提高。噪聲可被有效地視為系統(tǒng)中的不相關成份加以處理。通過將系統(tǒng)的通道數(shù)翻番，噪聲即可降低一半，動態(tài)范圍可增加3 分貝。因此，與16 通道系統(tǒng)相比，一個64 通道系統(tǒng)可以將動態(tài)范圍提高12dB 之多。

不過這一方法存在一些缺點：增加通道數(shù)可能使PCB 布線成為一個“夢魘”，在某些情況下這將迫使設計師采用較小通道數(shù)的元件。這也為機械設計師帶來了新的熱處理挑戰(zhàn)，不僅增加了系統(tǒng)成本，而且還增加了風扇噪音。

今天，IC 制造商能夠集成完整的多通道TGC 路徑，如圖2 所示。多通道、多元件集成使得超聲系統(tǒng)設計變得更容易，并可在不犧牲性能的前提下減少PCB 板尺寸和功耗。隨著更高集成度方案變得更加占據(jù)主導地位，其在成本、尺寸和功耗降低方面的優(yōu)勢將進一步體現(xiàn)出來，并將使得系統(tǒng)的散熱量更低、電池壽命更長。

超聲子系統(tǒng)（如ADI 公司集成了LNA/AAF/ADC 和交叉點開關的AD9272/AD9273）實現(xiàn)了完整的TGC 路徑，這是超聲系統(tǒng)最常見的接收路徑。這兩個器件為系統(tǒng)設計師提供了在性能和功耗之間進行權衡的靈活性：高性能AD9272 具有低噪聲特性（0.75nV/rt-Hz），低功耗AD9273 在采樣率為40MSPS 時每個完整TGC 通道僅消耗100mW。這兩款引腳兼容的器件采用串行I/O 來實現(xiàn)低引腳數(shù)。它們均采用緊湊的14mm×14mm×1.2mm 封裝，與多芯片解決方案相比，它們可將每通道占位面積和功耗降低33％以上。