PCB地層

圖3 PCB地層

經(jīng)驗表明，單地層的抗干擾性能要好于多地層的情況，因為多層地的每個層會形成很長的地環(huán)路干擾。

PLL鎖相環(huán)

鎖相環(huán)的放置要盡可能的靠近ELPF引腳，不要將數(shù)字或高頻器件放在鎖相環(huán)的附近，建議使用值有10%或更少的容差。

數(shù)字輸出（包括數(shù)據(jù)和時鐘）

數(shù)字輸出必須使用的跡線長度要最小。長跡線的電容高，所需的電流增大，就會產(chǎn)生更多的數(shù)字噪聲，而短跡線會減少反射的可能性。增加的串聯(lián)電阻可抑制反射，減少電磁干擾，減少ADV7189B內(nèi)電流的尖峰信號。使用的串聯(lián)電阻要盡可能的靠近ADV7189B的引腳，但不要為了使電阻靠的更近而增加路由或輸出跡線的長度。

如果可能最好限制每個數(shù)字輸出器件的電容值在以下，這可以通過減少跡線長度或?qū)⑤敵鲞B到唯一的器件上很容易的實現(xiàn)。輸出端加載過多的電容，會增加ADV7189B內(nèi)電流的瞬變，在電源上產(chǎn)生更多的數(shù)字噪聲。

數(shù)字輸入

ADV7189B設(shè)計的數(shù)字輸入只對3.3V信號起作用，不容許5V信號。如果5V的邏輯信號需要應(yīng)用到解碼器，必須增加額外的器件。

抗混疊干擾濾波器

由于輸入的視頻信號的帶寬不受限，經(jīng)過A/D轉(zhuǎn)換的視頻頻帶外的信號在頻帶內(nèi)發(fā)生混疊，在視頻輸出端造成干擾。ADV7189B的54MHz采樣頻率降低了對輸入濾波器的要求，為了優(yōu)化性能增加了抗混疊干擾濾波器。實現(xiàn)緩沖的低成本電路和所有模擬輸入信號的濾波電路如圖4所示。

緩沖器是一個使用單NPN晶體管的射極跟隨器。抗混疊干擾濾波器是個無源器件，這個無源器件是 3dB、9MHz的巴特沃思濾波器。濾波器輸出端信號衰減通過ADV7189B的自動增益控制部分補償。濾波器的截止頻率必須小于1Hz，才能保證內(nèi)部鉗位的正常操作。鉗位保證視頻信號在5V的范圍內(nèi)。

所有模擬輸入信號的抗混疊干擾濾波電路

圖4 所有模擬輸入信號的抗混疊干擾濾波電路

圖5 ADV7189B典型應(yīng)用設(shè)計框圖

更多醫(yī)療電子信息請關(guān)注：21ic醫(yī)療電子頻道