關鍵詞：TSA5526；頻率合成器；分頻器；電荷泵
１ 概述
頻率合成技術是近代無線電技術發(fā)展中的一門新技術，也是現代通信系統(tǒng)中的關鍵技術之一，它通常利用一塊晶體或少量晶體組成標準頻率源，然后通過合成方法產生各種所需的頻率信號。這些頻率信號與標準頻率源具有相同的頻率穩(wěn)定度和準確度。使用該技術構成的電路在通信設備中稱為頻率合成器。頻率合成器的種類很多，目前普遍采用的是數字式頻率合成器。數字式頻率合成器由晶體振蕩器、固定分頻器、鑒相器、濾波器和ＶＣＯ等組成，晶體振蕩器輸出的頻率信號經固定分頻器后得到標準頻率，而ＶＣＯ輸出的頻率信號經可變分頻器分頻后得到實際頻率信號，兩信號在鑒相器中經相位比較產生的環(huán)路鎖定控制電壓將通過濾波器加到ＶＣＯ上，以對實際頻率信號進行控制和校正，直到環(huán)路鎖定。當所需信號頻率較高時，該電路的設計、制作和調試難度較大，通常只能依靠專業(yè)廠家來完成，不僅成本高，而且生產周期長。ＴＳＡ５５２６芯片是Ｐｈｉｌｉｐｓ公司推出的通用數字頻率合成集成電路，它將晶體振蕩器、固定分頻器、鑒相器、濾波器等電路集成在一塊芯片上，其主要特性參數如下：
●輸入射頻信號的頻率為：６４～１３００ＭＨｚ；
●輸入射頻信號的電平為：－２８～３ｄＢｍ；
●輸出誤差調整電壓為：４．５～３３Ｖ；
●具有鎖定檢測功能；
●內置可編程的１５ｂｉｔ分頻器；
●通過程序控制可在５１２、６４０和１０２４中選擇基準信號分頻比，在外接４ＭＨｚ晶振時，則可獲得３．９０６２５ｋＨｚ、６．２５ｋＨｚ和７．８１２５ｋＨｚ的頻率精度；
●可選擇Ｉ２Ｃ總線和３總線進行數據傳輸；
●采用單電源供電，電源電壓為４．５～５．５Ｖ。
２ 引腳功能
ＴＳＡ５５２６有ＳＳＯＰ１６和ＳＯ１６兩種封裝，引腳排列如圖１所示，各引腳功能見表１所列。
表1 TSA5526的引腳功能
| 引 腳 | 名 稱 | 功 能 |
應 用 說 明 |
| 1 | RF | 射頻信號RF輸入 | 通常接本振輸出 |
| 2 | VEE | 地 | |
| 3 | VCC1 | 電源電壓1 | 芯片電源，接+5V |
| 4 | VCC2 | 電源電壓2 | 開關控制電源，通常接+12V |
| 5 | BS4 | 電子開關BS4輸出 | PNP三極管OC輸出 |
| 6 | BS3 | 電子開關BS3輸出 | PNP三極管OC輸出 |
| 7 | BS2 | 電子開關BS2輸出 | PNP三極管OC輸出 |
| 8 | VS1 | 電子開關BS1輸出 | PNP三極管OC輸出 |
| 9 | CP | 環(huán)路濾波器 | 外接RC濾波網絡 |
| 10 | Vtune | 誤差控制電壓輸出 | 通過上拉電阻輸出直流電壓并加到VCO |
| 11 | SW | 總線選擇開關 | 接地時選擇I2C總線方式；懸空時選擇3總線方式 |
| 12 | LOCK/ADC | 鎖定標志/ADC輸入 | 3總線方式時為鎖定標志，低電平有效；I2C總線方式時5為電平ADC輸入端 |
| 13 | SCL | 串行時鐘 | 下降沿時將SDA輸出的數據鎖存 |
| 14 | SDA | 串行數據 | 在3總線方式時， 18bit、19bit和27bit三種數據可供選擇 |
| 15 | CE | 片選信號 | 高電平有效 |
| 16 | XTAL | 基準振蕩輸入 | 通常外接4MHz晶體 |
表2 寫狀態(tài)數據格式
| 字 節(jié) | MSB | 數據字節(jié) | LSB | |||||
| 地址字節(jié)（ADB） | 1 | 1 | 0 | 0 | 0 | MA1 | MA0 | |
| 分頻字節(jié)（DI1） | 0 | N14 | N13 | N12 | N11 | N10 | N9 | N8 |
| 分頻字節(jié)2（DB2） | N7 | N6 | N5 | N4 | N3 | N2 | N1 | N0 |
| 控制字節(jié)（CB） | 1 | CP | T2 | T1 | T0 | RSA | RSB | 0S |
| 電子開字節(jié)（BB） | 空 | 空 | 空 | 空 | BS4 | BS3 | BS2 | BS1 |
３ 內部結構和工作原理
ＴＳＡ５５２６的內部結構框圖如圖２所示，它包括射頻信號處理單元、基準信號處理單元、相位比較和輸出單元以及接口控制單元等四部分。射頻信號處理單元對輸入的射頻小信號進行放大和８分頻，再送到１５ｂｉｔ可編程分頻器，分頻比的大小可根據輸入射頻信號的頻率來確定?；鶞市盘柼幚韱卧械幕鶞收袷幤魍ㄟ^外接晶體產生基準信號，同時經基準分頻器產生基準信號?；鶞史诸l器通過編程可選５１２、６４０和１０２４三種分頻比。經過分頻處理后的兩路信號同時加到數字式相位比較器，然后經電荷泵、放大器和驅動三極管后得到誤差控制電壓輸出。接口控制單元用于實現微處理器與該器件的通信，它一方面接收微處理器送來的數據并在內部處理以形成各種控制指令；另一方面將本器件的狀態(tài)送往微處理器。通過ＳＷ端信號的不同連接，可選擇兩種串行通信方式：Ｉ２Ｃ總線方式和３總線方式。
圖2
３．１ Ｉ２Ｃ總線方式
ａ． 寫狀態(tài)?Ｒ／Ｗ＝０?
在寫狀態(tài)時，對ＴＳＡ５５２６編程需要四個數據字節(jié)，并應在地址字節(jié)傳輸后將數據字節(jié)送入芯片。當地址字節(jié)?第一字節(jié)?傳輸后，Ｉ２Ｃ總線的收發(fā)會使地址字節(jié)和數據字節(jié)連在一起，并在一個傳輸過程中傳輸完畢。如果地址字節(jié)后的第一個數據字節(jié)為分頻字節(jié)或控制字節(jié)，則芯片將被部分編程。表２是其數據字節(jié)定義。表中，ＭＡ１和ＭＡ０是可編程地址位，用于控制加到片選端的電壓。Ｎ１４～Ｎ０為可編程分頻比，其分頻比為：
Ｎ＝Ｎ１４×２１４＋Ｎ１３×２１３＋…＋Ｎ１×２＋Ｎ０
ＣＰ為控制電荷泵電流大小位，ＣＰ為０，對應電流為６０μＡ，ＣＰ為１時，電流為２８０μＡ?缺省值?。Ｔ２～Ｔ０代表測試位。ＲＳＡ和ＲＳＢ為基準分頻比選擇位。０Ｓ為可調放大器控制位，０Ｓ位為０時，可調放大器接通?缺省值?，０Ｓ位為１時斷開。ＢＳ４～ＢＳ１是ＰＮＰ電子開關控制位，其對應關系是：當ＢＳｎ為０時，電子開關ｎ接通；當ＢＳｎ為１時，電子開關ｎ斷開。
表3 讀狀態(tài)數據格式
| 字節(jié) | MSB | 數 據 字 節(jié) | LSB | |||||
| 地址字節(jié) | 1 | 1 | 0 | 0 | 0 | MA1 | MA2 | R/W=1 |
| 狀態(tài)字節(jié) | POR | FL | ACPS | 1 | 1 | A2 | A1 | A0 |
表4 3總線方式數據格式
| 數據形式 | D0D3 | D4D17 | D18 | D19 | D20 | D21 | D22 | D23 | D24 | D25 | D26 |
| 18位 | BS4BS1 | N13N0 | |||||||||
| 19位 | BS4BS1 | N14N1 | N0 | ||||||||
| 27位 | BS4BS1 | N14N1 | N0 | - | CP | T2 | T1 | T0 | RSA | RSB | 0S |
ｂ．讀狀態(tài)?Ｒ／Ｗ＝１?
表３所列為讀狀態(tài)數據格式。當輔助地址位被識別之后，將自動產生一個響應脈沖到ＳＤＡ線上。ＳＤＡ線上的數據在ＳＣＬ時鐘信號為高電平時有效，數據字節(jié)在ＳＤＡ線上產生應答信號之后從器件中讀出；如果沒有主應答信號產生，傳輸過程就會結束，此時芯片將釋放數據線從而使微控制器產生終止條件。當上電時，ＰＯＲ標志被置為１，當檢測到數據結束標志時，ＰＯＲ標志被復位?讀周期的結束。ＦＬ為進入鎖存標志，用于表示何時循環(huán)建立起來。通過對ＦＬ置１或清零可對循環(huán)進行控制。ＡＣＰＳ為自動充電電流轉換標志，當自動充電電流轉換打開且循環(huán)鎖定時，此標志為０，此時充電電流被強制為低。在其它條件下，ＡＣＰＳ為邏輯１。在Ｉ２Ｃ總線狀態(tài)下，內置的Ａ／Ｄ轉換器可將自動頻率微調模擬電平轉換成數字量并送往微控制器。
３．２ ３總線方式
在３總線方式下，該器件接收的數據有１８位、１９位和２７位三種，參見表４。在該方式下，當片選引腳ＣＥ由低電平變?yōu)楦唠娖綍r，ＳＣＬ引腳輸入時鐘脈沖的下降沿會將ＳＤＡ引腳上的數據送入數據寄存器，數據的前四位用來控制電子開關的通斷，在第五個時鐘脈沖的上升沿，這四位數據被送入內部電子開關控制寄存器。如果傳輸的是１８或１９位數據字，那么，在片選線上電平由高向低轉換時，頻率位將被送入頻率寄存器。在上電復位狀態(tài)下，電荷泵電流為２８０μＡ，調諧電壓輸出被關斷；而在標準模式下，當ＡＣＰＳ標志為高電位時，測試位Ｔ２～Ｔ０被置為００１，此時將禁止ＴＳＡ５５２６輸出。當傳輸的是２７位數據字時，在時鐘脈沖的第２０個上升沿到來時，頻率位將被送入頻率寄存器，而控制位則在片選引腳ＣＥ從高電平向低電平轉換時送入控制寄存器。在這種方式下，基準分頻比由ＲＳＡ和ＲＳＢ位確定，測試位（Ｔ２、Ｔ１、Ｔ０）、電荷泵控制位ＣＰ、分頻比選擇位（ＲＳＡ、ＲＳＢ）以及０Ｓ位只能進行２７位的傳輸。圖３所示是３總線方式時的時序圖。
表5 AT89C51內RAM中20H、21H、22H、23H的定義
| 字節(jié)地址 | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
| 20H | BS4 | BS3 | BS2 | BS1 | N14 | N13 | N12 | N11 |
| 21H | N10 | N9 | N8 | N7 | N6 | N5 | N4 | N3 |
| 22H | N2 | N1 | N0 | 1 | 1 | 0 | 0 | 0 |
| 23H | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
4 應用
ＴＳＡ５５２６在某航空電子設備檢查儀中的應用電路如圖４所示，圖中，單片機與ＴＳＡ５５２６采用３總線方式進行通信。Ｐ１．０與ＳＣＬ引腳相連，用于串行時鐘輸出。Ｐ１．１與ＳＤＡ引腳相連，用于串行數據輸出。Ｐ１．２與ＣＥ引腳相連以進行片選控制；電子開關ＢＳ１～ＢＳ４用于通過ＶＣＯ產生４種不同頻率信號，ＶＣＯ的輸出將通過Ｃ６送到ＴＳＡ５５２６的ＲＦ引腳，并經分頻后與基準信號進行相位比較。Ｖｔｕｎｅ輸出的誤差控制電壓經電阻Ｒ３、電容Ｃ５加到ＶＣＯ。Ｒ１、Ｃ４的數值可用于決定微調的快慢。當頻率鎖定后，ＬＯＣＫ引腳將變?yōu)榈碗娖?，并將該電平通過ＡＴ８９Ｃ５１的Ｐ１．３引腳送入單片機進行檢測。本電路采用２７位數據格式，發(fā)送的數據存放在單片機ＡＴ８９Ｃ５１中ＲＡＭ的２０Ｈ、２１Ｈ、２２Ｈ、２３Ｈ四個單元中，各位定義見表５所列。其具體程序清單如下：
Ｒｆｅｇａｄｊ: ＣＬＲ Ｐ１．０
ＳＥＴＢ Ｐ１．２
ＭＯＶ Ｒ０，＃０８Ｈ
Ｆｒｅｇａｄｊ１: ＭＯＶ Ａ,２０Ｈ
ＣＬＲ Ｃ
ＲＲＣ Ａ
ＭＯＶ Ｐ１．１，Ｃ
ＳＥＴＢ Ｐ１．０
ＮＯＰ
ＣＬＲ Ｐ１．０
ＤＪＮＺ Ｒ０，Ｆｒｅｇａｄｊ１
ＭＯＶ Ｒ０?＃０８Ｈ
Ｆｒｅｇａｄｊ２: ＭＯＶ Ａ,２１Ｈ
ＣＬＲ Ｃ
ＲＲＣ Ａ
ＭＯＶ Ｐ１．１，Ｃ
ＳＥＴＢ Ｐ１．０
ＮＯＰ
ＣＬＲ Ｐ１．０
ＤＪＮＺ Ｒ０，Ｆｒｅｇａｄｊ２
ＭＯＶ Ｒ０,＃０８Ｈ
Ｆｒｅｇａｄｊ３：ＭＯＶ Ａ，２２Ｈ
ＣＬＲ Ｃ
ＲＲＣ Ａ
ＭＯＶ Ｐ１．１，Ｃ
ＳＥＴＢ Ｐ１．０
ＮＯＰ
ＣＬＲ Ｐ１．０
ＤＪＮＺ Ｒ０，Ｆｒｅｇａｄｊ３
ＭＯＶ Ｒ０，＃０３Ｈ
Ｆｒｅｇａｄｊ４： ＭＯＶ Ａ，２３Ｈ
ＣＬＲ Ｃ
ＲＲＣ Ａ
ＭＯＶ Ｐ１．１，Ｃ
ＳＥＴＢ Ｐ１．０
ＮＯＰ
ＣＬＲ Ｐ１．０
ＤＪＮＺ Ｒ０，Ｆｒｅｇａｄｊ４
ＲＥＴ
下載文檔
