關鍵詞：EoS；以太網；SDH；嵌入式系統(tǒng)

隨著波分復用技術和高速以太網技術的發(fā)展，骨干網的帶寬呈幾何級數增長，已達到了吉比特甚至更高的水平。而連接骨干網和用戶網的接入網的速率卻沒有太大的提高，已成為網絡發(fā)展的瓶頸。要想實現高速、可靠的接入，使終端用戶充分利用骨干網的巨大容量，必須采用新的高速接入技術。ＳＤＨ技術已非常成熟，其安全性好，可靠性高；用ＳＤＨ傳輸網絡承載以太網ＩＰ包以實現網絡用戶的遠程接入或異地局域網互連，是一種非常方便的實現方案。

１ ＥｏＳ系統(tǒng)結構

Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ系統(tǒng)的結構如圖１所示。

Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ系統(tǒng)是以以太網ＩＰ數據包交換為基礎的光廣域網，它本質上采用的是面向無連接的機制，內在的全網狀連接適合于分布式通信的無連接網絡，它將以太網的交換靈活性和資源優(yōu)化能力與現有ＳＤＨ光網絡的大容量、高帶寬效率和低協(xié)議開銷相結合，是一種高速、經濟的數據接入系統(tǒng)。Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ系統(tǒng)實現的關鍵是在ＳＤＨ設備上增加以太網接口設備或者以太網協(xié)議轉換設備，以提供幀映射和ＶＣ級聯(lián)等功能。本文將使用ＦＰＧＡ和相關芯片構建圖１中所示的以太網協(xié)議轉換設備。

２ ＥｏＳ協(xié)議的層次模型

Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ協(xié)議的層次模型如圖２所示，該協(xié)議分為三層：其中網絡層為ＴＣＰ和ＩＰｖ４／ＩＰｖ６；鏈路層由ＬＬＣ／ＭＡＣ／ＬＡＰＳ三個子層組成?物理層為ＳＤＨ傳輸網。

Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ按照ＩＴＵ－Ｘ．８６的規(guī)定采用ＬＡＰＳ對以太網ＩＰ數據包進行鏈路層封裝，從而將以太網幀映射到ＳＤＨ幀中，其協(xié)議層次模型為ＩＰ／Ｅｔｈｅｒｎｅｔ／ＬＡＰＳ／ＳＤＨ。 

３ ＥｏＳ的幀格式

ＬＡＰＳ（Ｌｉｎｋ Ａｃｃｅｓｓ Ｐｒｏｃｅｄｕｒｅ ＳＤＨ，ＳＤＨ上的鏈路接入規(guī)程）協(xié)議幀是 ＨＤＬＣ協(xié)議幀的一種變體，它可提供數據鏈路服務及協(xié)議規(guī)范，并可專門對ＳＤＨ網絡所需傳送的ＩＰ數據包進行封裝?以便對封裝后的以太網幀進行定界（采用標志定界）。

使用 ＬＡＰＳ實現Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ時?其幀映射過程分兩步：一是將以太網的ＭＡＣ幀封裝成ＬＡＰＳ協(xié)議幀；二是將ＬＡＰＳ協(xié)議幀映射到ＳＤＨ幀中。

將以太網的ＭＡＣ幀封裝成ＬＡＰＳ協(xié)議幀的過程如圖３所示。通過ＬＡＰＳ可將ＭＩＩ接口接收到的ＭＡＣ幀使用ＲＳ（協(xié)調子層）去掉前導（Ｐｒｅａｍｂｌｅ）碼、幀起始定界符（ＳＦＤ）和擴展字段（Ｅｘｔｅｎｓｉｏｎ），然后封裝入ＬＡＰＳ協(xié)議幀。

４ ＥｏＳ的嵌入式系統(tǒng)設計

ＥｏＳ嵌入式系統(tǒng)通常應該包含以下三部分：以太網接口部分、協(xié)議轉換部分、光接口部分。其中以太網接口部分用于接收以太網數據，并對本地網絡進行流量控制；協(xié)議轉換部分負責幀結構轉換，同時協(xié)調三部分的運作；而光接口部分則使用成幀器實現ＳＤＨ網絡數據的上下路。

４．１ 以太網接口部分

以太網接口部分使用的是雙口千兆以太網控制芯片ＩＸＦ１００２。ＩＦＸ１００２提供有兩個全雙工的獨立高性能千兆以太網接口，支持ＧＰＣＳ層的接口管理。當ＩＦＸ１００２設置ＳＮＭＰ和ＲＭＯＮ管理計數后，便可通過ＭＣＵ８／１６接口進行訪問操作。每一個ＭＡＣ接口包括一個４ｋ字節(jié)的接收ＦＩＦＯ和一個２ｋ字節(jié)的發(fā)送ＦＩ-ＦＯ，所有數據都可以在公共的高性能ＩＸＢＵＳ總線上傳輸。此外，ＩＦＸ１００２芯片完全兼容ＩＥＥＥ ８０２．３和ＩＥＥＥ８０２．３ｚ標準，支持自協(xié)商和流量控制。

    ＩＸＦ１００２可以通過對以太網數據包包頭的處理達到提前過濾地址的目的；在包的傳輸中，芯片具有ＩＥＥＥ Ｐ８０２．１Ｑ的ＶＬＡＮ標簽添加、刪除和替代功能；而當包發(fā)生錯誤時，它會提供忽略或停止發(fā)送的選擇；同時，還提供可編程的無效數據包自動過濾功能；當ＦＩＦＯ上出現無效數據包的時候，芯片可以發(fā)出通知信號。

本設計中， ＩＸＦ１００２的ＩＸＢＵＳ工作在Ｓｐｌｉｔ（雙向３２位傳輸）模式（如圖４所示），它使用ｆｐｓ ｒｘｆ、ｓｏｐ ｒｘｆ、ｅｏｐ ｒｘｆ．、ｆｐｓ ｔｘｆ?、ｓｏｐ ｔｘｆ、ｅｏｐ ｔｘｆ信號線進行握手控制，使用雙向３２位數據總線進行數據傳輸，并可以通過訪問ｆｂｅ ｌ?７：０?來查詢當前傳輸的數據是否有效。

４．２ 協(xié)議轉換部分

協(xié)議轉換部分可通過高速ＦＰＧＡ實現。本設計選擇兩片Ａｌｔｅｒａ公司的ＡＰＥＸ２０Ｋ２００Ｅ（Ｉｎｇｒｅｓｓ數據和Ｅｇｒｅｓｓ數據各一片）來管理不同方向的數據；同時為每一片ＦＰＧＡ配備了一塊片外ＳＤＲＡＭ以做為單向ＦＩＦＯ數據緩沖器。本部分的主要功能有：

●通過以太網控制芯片的接口總線ＩＸＵＳ獲取和發(fā)送數據；

●可按照標準速率及總線寬度將數據傳送給ＳＤＨ成幀器，同時接收成幀器的數據；

●發(fā)送、接收、處理網絡控制芯片以及成幀器的握手信號；

●實現ＬＡＰＳ幀映射，包括自擾碼和速率匹配；

●將經過處理的數據存儲于相應的外部存儲器內，等待發(fā)送；

●提供與ＭＣＵ的接口，接受管理控制；

●進行各種流量統(tǒng)計，實施流量控制。

下面是流量控制功能的具體實現過程。其中：Ｉｎｇｒｅｓｓ表示以太網到ＳＤＨ方向，Ｅｇｒｅｓｓ表示ＳＤＨ到以太網方向。

?１?以太網控制芯片接收本地以太網內針對本設備發(fā)出的ＰＡＵＳＥ幀，并告知Ｉｎ-ｇｒｅｓｓＦＰＧＡ，ＦＰＧＡ將此幀進行復制，并在不經ＩｎｇｒｅｓｓＦＩＦＯ列隊的情況下直接送入ＳＤＨ網絡，然后ＰＡＵＳＥ幀以最快速度到達遠端設備，以中止遠端以太網中用戶的數據發(fā)送。同樣，如果本地Ｅ-ｇｒｅｓｓＦＩＦＯ緩沖器數據滿，ＩｎｇｒｅｓｓＦＰＧＡ構造的ＰＡＵＳＥ幀也不經ＩｎｇｒｅｓｓＦＩＦＯ列隊而直接向遠端發(fā)送。

?２? 當本地ＩｎｇｒｅｓｓＦＩＦＯ緩沖器數據滿時，Ｅ-ｇｒｅｓｓＦＰＧＡ向本地以太網控制芯片發(fā)送ＰＡＵＳＥ通知，以太網控制芯片接收到通知后，向本地以太網用戶發(fā)送ＰＡＵＳＥ幀以停止其數據發(fā)送。同樣，如果是從ＳＤＨ網絡上接收到ＰＡＵＳＥ幀，則ＥｇｒｅｓｓＦＰＧＡ立即發(fā)送ＰＡＵＳＥ通知到本地以太網控制芯片，再由以太網控制芯片的ＰＡＵＳＥ幀中止用戶發(fā)送的數據。

?３? 在ＭＣＵ控制下，ＥｇｒｅｓｓＦＰＧＡ和ＩｎｇｒｅｓｓＦＰＧＡ都具有ＸＯＮ／ＸＯＦＦ控制功能，可使整個流量控制更加快捷、合理，有利于保證數據的完整和正確。

本設計中，兩片ＦＰＧＡ都可以對ＳＤＲＡＭ進行控制，并對其存儲數據的容量進行計數，同時生成數據存儲位置列表，指示數據包在存儲器中的位置以提供給ＭＣＵ查詢。

４．３ 光接口部分

光接口部分選用杰爾系統(tǒng)公司（Ａｇｅｒｅ Ｓｙｓｔｅｍ）的成幀器 ＴＤＡＴ０２１Ｇ２。該成幀器與ＦＰＧＡ的接口為ＵＴＯＰＩＡ。成幀器支持凈荷的上下路，同時可為其發(fā)送處理的數據生成ＣＲＣ－１６／３２校驗或檢查接收數據的校驗和是否有效。在ＳＤＨ網絡側支持四路的ＳＴＳ－３／ＳＴＭ－１或者兩路的ＳＴＳ－１２／ＳＴＭ－４，本設計中采用后者。

    ＥｏＳ嵌入式系統(tǒng)框圖見圖５，需要說明的是，整個系統(tǒng)各個部分均有ＭＣＵ接口，可以使用一塊低成本的５１單片機８０Ｃ３２０進行整個系統(tǒng)的協(xié)調控制。

５ 結束語

本文所提出的嵌入式系統(tǒng)可用作各種通用和專用ＳＤＨ網絡和以太網設備的連接，如果在系統(tǒng)中加入解密加密功能，還可以構建基于ＥｏＳ技術的虛擬網ＶＰＮ，具有很好的應用前景。