摘要：文章介紹了一種機載設備的中央處理單元模塊設計與實現。機載設備通過RS422通訊接收飛行控制系統發(fā)來的指令信號，中央處理單元完成控制、數據解算、A/D轉換等功能，將結果反饋給執(zhí)行機構，從而實現機載設備的預期功能。本設備己在飛機上使用，使用結果良好，因此具有較強的參考性和實用性。

0 引言

不管是在公共航空運輸事業(yè)，還是通用航空領域，抑或是軍事領域，飛行器的先進性已足可代表一個國家科技發(fā)達的實力，更是可以作為先進生產力的代表。然而，安全性、可靠性仍是飛行器首先要達到的指標要求。本文中，提出了一種以DSP作為核心處理器的機載設備中央處理單元，經過試驗驗證，可以安全、可靠地應用在飛行器中。

1 系統結構及工作原理

1.1 系統結構

根據機載設備中央處理單元的核心功能，系統結構如圖1所示。

1.2 電源監(jiān)測電路

機載設備由1路28V電源供電，通過電源模塊完成二次電源轉換，其中，+5V、+15V和-15V電源由機載設備其他模塊負責前端處理，再送至DSP芯片的A/D轉換電路。

1.3 功能電路

中央處理單元主要完成高速數字信號處理、A/D轉換、串行RS422/RS232通訊。包括串行口通訊、存儲電路、A/D轉換器電路、離散量輸入電路。

DSP核心處理器指令周期為50ns，含有片內RAM，具有強有力的事件管理功能，含雙10位的模數轉換控制功能模塊，具有28路獨立的可編程多路復用I/O引腳，同時具有時鐘鎖相環(huán)模塊、看門狗定時模塊、串行通信接口、串行外設接口及中斷處理能力。

中央處理單元模塊的通信接口設計為兩路RS232和一路RS422接口。RS422接口電路采用一片通用異步串行通信控制芯片實現?？刂菩酒涌跀祿偩€為8位數據寬度。提供一路串行通訊接口，配置為RS422，工作時鐘采用3.6864MHz，最大速率230.4kbps。第一路RS232通信接口由接口芯片配置，另一路RS232通信接口由DSP實現數據串并轉換，送至底板總線。

存儲電路包括FLASH存儲器和RAM存儲器。FLASH存儲器可以存儲驗證軟件的目標代碼，在空中狀態(tài)下，中央處理單元模塊通過加載FLASH存儲器中的代碼進行機載設備的功能驗證工作。RAM存儲器包含DSP片內RAM和DSP片外RAM，片內RAM存儲器主要用于存儲少量數據和中間結果，片外擴展RAM存儲器用于存儲運行程序、數據和中間結果，在驗證軟件調試過程中用來加載過程代碼。

DSP的A/D轉換電路可同時采樣和處理2路0～5V模擬量輸入信號，由2個可同時工作的ADC模塊組成，每個ADC模塊包括一個8選1多路器、S/H電路、10位A/D轉換器和2級深度的FIFO。ADC是10位轉換器，轉換碼值計算公式：

式(1)中ADDC為轉換碼值，其值為000h～3ffh;Vin為輸入模擬量，其值為0～5V;Vreflo=0為參考地;Vrefli=5為參考電源。

離散量輸入電路主要使用了DSP的離散量口PB口和PC口，兩個口都為復用端口，需要設置定義成輸入端口。8個PB口和4個PC口組成12位TTL電平離散量，通過軟件設置寄存器的方式分別配置PB口地址和PC口地址進行離散量數據采集。

1.4 功能輔助電路

作為功能電路的輔助電路，主要包括復位電路、定時計數電路、看門狗電路。其中，復位電路產生DSP處理器復位信號和底板總線復位信號。復位電路是由復位芯片來完成的，復位芯片復位產生的條件包括：加電復位、掉電復位、手動復位。

定時計數功能是作為中央處理單元模塊的常用功能。定時計數功能由DSP自帶的定時計數電路實現，共包含三個16位定時計數器，每個計數器有4個寄存器：定時計數器TCNT、定時比較寄存器TCMPR、定時周期寄存器TPR和定時控制寄存器TCON。三個計數器的寄存器地址定義在數據空間。定時時鐘選用內部的輸入時鐘。定時時鐘比例因子可編程。

看門狗電路主要用于檢測程序運行周期的超時故障，它是中央處理單元模塊提高可靠性和保證系統完整性所要求的功能。如果在定時周期內不喂狗，則看門狗計數器會溢出，從而引起機載設備復位。

2 軟件設計

對于完成的硬件設計電路，依靠軟件進行驗證是一種必要的手段，不僅可以檢查硬件設計的正確性，同時又可驗證產品設計的功能是否滿足要求。

中央處理單元模塊作為機載設備的核心模塊，驗證軟件依靠2000開發(fā)環(huán)境進行開發(fā)試驗，該工具包括代碼生成和代碼調試兩部分，集編譯、連接、加載、調試于一體;支持ANSI C和匯編的混合編程及邏輯仿真;驗證軟件可以動態(tài)從宿主機加載到目標機進行調試運行，通過比較程序校驗和，能正確將生成的目標碼燒錄入中央處理單元的外部FLASH中。通過對電源監(jiān)測電路、通訊電路、存儲電路、A/D轉換電路、離散量輸入電路等進行編碼，同時依靠DSP芯片進行解算，完成各種電路的回路測試，從而驗證硬件電路設計的合理性。軟件驗證概略流程如圖2所示。

3 安全性可靠性設計

在設計中對元器件采用降額設計，使電路工作在可靠穩(wěn)定的狀態(tài)，保證系統控制的安全可靠，例如降低微處理器芯片的使用功率，二極管、穩(wěn)壓管的設計(功耗)不得超過額定值的70%等，同時加強電磁兼容設計和分析，滿足系統設計要求。在可靠性設計方面，要優(yōu)化電路設計，對電路結構設計、參數計算時進行優(yōu)化，取得一組最佳參數，使電路工作于一個最穩(wěn)定的工作狀態(tài)，對于較復雜的功能和較關鍵的邏輯電路要經過實驗驗證，設計時要考慮模塊上功能單元的可測試性。

4 小結

本文介紹的中央處理單元模塊已在機載設備中通過了高低溫、振動等試驗，試驗結果顯示，各項技術指標均滿足設計需求，并且安裝在飛行器上完成了多種飛行任務，可靠性安全性都得到了驗證?？梢?，本文提出的設計方法具有較強的參考性及實用性。