半導(dǎo)體設(shè)計、驗證和制造的軟件及知識產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Nasdaq:SNPS）日前宣布：該公司在其Galaxy™設(shè)計實現(xiàn)平臺中推出了最新的創(chuàng)新RTL綜合工具Design Compiler® 2010，它將綜合和物理層實現(xiàn)流程增速了兩倍。為了滿足日益復(fù)雜的設(shè)計中極具挑戰(zhàn)性的進度要求，工程師們需要一種RTL綜合解決方案，使他們盡量減少重復(fù)工作并加速物理實現(xiàn)進程。為了應(yīng)對這些挑戰(zhàn)，Design Compiler 2010對拓撲技術(shù)進行擴展，為Synopsys旗艦布局布線解決方案IC Compiler提供“物理層指引”；將時序和面積的一致性提升至5%的同時，還將IC Complier的布線速度提升了1.5倍。Design Compiler 2010的這一項新功能使RTL工程師們能夠在綜合環(huán)境中進行布局檢測，從而可以更快地達到最佳布局效果。此外，Design Complier采用可調(diào)至多核處理器的全新可擴展基礎(chǔ)架構(gòu)，在四核平臺上可產(chǎn)生兩倍提升綜合運行時間。

“縮短設(shè)計時間和提升設(shè)計性能是確保我們市場競爭力的關(guān)鍵。”瑞薩科技公司DFM和數(shù)字EDA技術(shù)開發(fā)部門部經(jīng)理Hitoshi Sugihara說：“借助拓撲技術(shù)在物理層指引中的全新延展，我們看到了Design Compiler設(shè)計綜合器和IC Compiler芯片編譯器之間差異在5%以內(nèi)的一致性，使IC Compiler上實現(xiàn)了高達2倍速的更快布局和更好的設(shè)計時序。我們正在采用Design Compiler中這項技術(shù)創(chuàng)新，將我們的重復(fù)工作降到最低，同時在更短的設(shè)計周期內(nèi)達到我們的設(shè)計目標。”