C_die的大小對V_pkg和V_die的影響：

而在實際系統(tǒng)中，幾乎沒有負載為純電阻的情況，比如：CMOS門電路的輸入大多是呈容性的，而封裝的焊接線和框架則是感性的。當傳輸線端接為容性負載時，驅(qū)動器和負載處的波形將與典型的傳輸線相應波形完全不同。本質(zhì)上，電容是一種與時間有關的負載，當信號剛到達電容時，電容可看作短路負載，對應的反射系數(shù)為-1；電容充滿電后，可看作開路負載，對應的反射系數(shù)為1。

L_pkg的大小對V_pkg和V_die的影響：

當傳輸線上的電氣通路中出現(xiàn)串聯(lián)電感時，該電感同樣是與時間有關的負載。當電路中剛加上一個階躍電壓時，電感幾乎沒有電流流過，這會反射系數(shù)為1。電感的大小決定反射系數(shù)1能保持多長時間，如果電感足夠大，信號幅度將會倍增。此后電感釋放能量，其放電速度取決于LR電路的時間常數(shù)t=L/Z0(Z0為傳輸線阻抗)。

實踐情況

對反射進行補償?shù)墓ぞ?/p>

在實際測試中遇到此類問題，需要對反射進行補償，我們可以使用去嵌/仿真工具，但是這些工具通常都需要DUT的S參數(shù)。LeCroy公司高級信號完整性分析軟件包Eye Doctor II提供的VP@RCVR（接收端虛擬探測）功能可以非常方便地利用大家所熟悉的端接模型對這種反射進行補償。

該軟件有兩個模式：“simulation”和“termination”。在“termination”模式下仿真端接點的信號波形以補償基于不理想的接收端接電路帶來的反射。“simulation”模式可用于驗證“termination”模式的仿真效果。

基于LeCroy示波器的信號仿真工具JitterSim

為了配置端接模型并進行仿真驗證，LeCroy的高級串行分析軟件包SDA II提供的JitterSim工具可以非常方便地仿真發(fā)射機信號。在本例中，JitterSim產(chǎn)生一個41.2MHz的時鐘信號，上升時間為500pS，由圖7中F1(Z1)所示：

驗證端接模型：

為了驗證補償?shù)亩私幽Ｐ停覀兛梢允褂肰P@rcvr的“Simulation”模式和JitterSim產(chǎn)生的理想的發(fā)射端信號。在這個應用中，F(xiàn)2被設置為VP@rcvr中圖7所示的“Simulated”模式。

信號為源端端接匹配電路，其負載電阻為5 Mohm的系統(tǒng)（負載電阻的阻值可以從芯片的IBIS模型中獲?。?，Td設置為300ps, F2波形是基于端接模型的探測點的仿真結(jié)果波形。如果 F2 和實際測量到的信號形狀非常一致，表示端接模型適合于補償實際的端接。在本例中，利用電容 C=5pF、電感L=1nH，F(xiàn)2 和圖 8 中的 M1（Z3）波形非常一致（M1為實際測量的信號波形）。

補償反射

現(xiàn)在，端接模型可以用于VP@rcvr中的“Termination”模式的反射補償了。將 F2 的源由F1改為 M1。將VP@rcvr的“Simulation”模式改為“Termination”。

此時，F(xiàn)2 表示的就是虛擬探測的端接點的信號，即在芯片die上的波形，見圖9右下角波形。從波形上看回勾已消失，信號幅度、頻率、占空比和邊沿上升下降時間均滿足芯片的指標要求，我們可以認為圖1所示波形的回溝是由于測試著色引入的，經(jīng)虛擬探測得到的芯片die上波形滿足芯片指標要求，因此不需要修改設計。

結(jié)論

VPrcvr, Virtual Probe Receiver 是LeCroy高級信號完整性分析軟件包 Eye Doctor II中的一種數(shù)學運算功能，能夠補償因為探測點不合理及芯片寄生參數(shù)造成的反射問題。在分析解決測試著色問題時可以發(fā)揮很大作用。