一、PCIE 3.0與 PCIE 2.0

PCIE 3.0相對(duì)于它的前一代PCIE 2.0的最主要的一個(gè)區(qū)別是速率由5GT/s提升到了8GT/s。為了保證數(shù)據(jù)傳輸密度和直流平衡以及時(shí)鐘恢復(fù)，PCIE 2.0中使用了8B/10B編碼，即將每8位有效數(shù)據(jù)編碼為10位數(shù)據(jù)進(jìn)行傳輸，這樣鏈路中將會(huì)有20%信息量是無效的，即使得鏈路的最大傳輸容量打了20%的折扣。而速率提升的目的是為了更快的傳輸數(shù)據(jù)，編碼方式也不可或缺，因此在PCIE 3.0中還通過使用128B/130B的編碼方式(無效信息量減低為1.5625%)，同時(shí)使用加擾的方式(即數(shù)據(jù)流先和一個(gè)多項(xiàng)式異或得到一個(gè)更加隨機(jī)性的數(shù)據(jù)，到接收端使用同樣的多項(xiàng)式將其恢復(fù)出來)來實(shí)現(xiàn)數(shù)據(jù)傳輸密度和直流平衡以及時(shí)鐘恢復(fù)的實(shí)現(xiàn)。另外一個(gè)區(qū)別是，PCIE 3.0規(guī)范已經(jīng)要求接收機(jī)測(cè)試為必測(cè)項(xiàng)目，而PCIE 2.0是選測(cè)項(xiàng)目。下表所示為PCI Express 2.0與PCI Express 3.0的主要不同點(diǎn)的對(duì)比。

二、PCIE 3.0發(fā)射機(jī)物理層測(cè)試

PCIE 3.0發(fā)射機(jī)測(cè)試項(xiàng)目，如下圖(力科的一致性測(cè)試軟件中包含的測(cè)試項(xiàng)目)所示為PCIE 3.0的CEM規(guī)范(Ver0.3)以及PCIE 3.0的基本規(guī)范(Rev3.0，Ver0.9)中規(guī)定的發(fā)射機(jī)測(cè)試項(xiàng)目。

1.TxEQ Preset測(cè)試(Test 1.1)

由于PCIE 3.0的速率已經(jīng)達(dá)到8Gb/s，而且傳輸?shù)耐ǖ劳枰?jīng)歷主板至板卡，整個(gè)鏈路會(huì)比較長(zhǎng)，這樣就會(huì)導(dǎo)致高速信號(hào)比較大的損耗。為了補(bǔ)償通道的損耗，確保接收端信號(hào)眼圖能夠張開，通過使用相應(yīng)的加重(去加重或者預(yù)加重)及均衡技術(shù)是非常有必要的。因此PCIE 3.0在發(fā)送端使用了施加去加重(de-emphasis)和前沖(preshoot)功能。

由于不同的設(shè)計(jì)或者不同的產(chǎn)品中PCIE 3.0信號(hào)傳輸通道的長(zhǎng)度是不等的，為了應(yīng)對(duì)更多復(fù)雜的情況，PCIE 3.0規(guī)范中規(guī)定了發(fā)送端可實(shí)現(xiàn)11種等級(jí)的去加重(de-emphasis)和前沖(preshoot)功能。

PCIE 3.0規(guī)范中對(duì)這11種等級(jí)的去加重(de-emphasis)和前沖(preshoot)功能做了規(guī)定，因此PCIE 3.0發(fā)射機(jī)測(cè)試中需要對(duì)這11種預(yù)加重和均衡進(jìn)行測(cè)試，即驗(yàn)證發(fā)送端芯片的de-emphasis及preshoot的能力，以確保其能夠滿足規(guī)范的要求。如下圖所示為De-emphasis Preshoot以及Boost的定義和計(jì)算方法。

下表4-16所示為摘自PCIE 3.0規(guī)范的Preset 0到Preset 10的系數(shù)及去加重和前沖等級(jí)。

實(shí)際上，PCIE 3.0的去加重(de-emphasis)和前沖(preshoot)功能是通過一個(gè)三階FIR濾波器實(shí)現(xiàn)的。

由于C-1和C+1均是小于0的，也就意味著de-emphasis和preshoot分別是作用于切換位的：及de-emphasis只有在信號(hào)的碼型的當(dāng)前位與前一位相比發(fā)生0電平到1電平或者1電平到0電平切換時(shí)起作用;preshoot只有在信號(hào)的碼型的當(dāng)前位與后一位相比發(fā)生0電平到1電平或者1電平到0電平切換時(shí)起作用;比如說，如果C-1為零，那么應(yīng)該只有De-emphasis起作用;如果C+1為零，那么應(yīng)該只有Preshoot起作用;如果兩者同時(shí)起作用，那么將產(chǎn)生Boost，也即產(chǎn)生0電平、1電平、0電平的同時(shí)切換。

下圖所示為基于力科(LeCroy)示波器及其QPHY-PCIE 3.0自動(dòng)化測(cè)試軟件完成的PCIE3.0的TxEQ的Preset測(cè)試結(jié)果：圖中各列清晰的標(biāo)出了是否通過，測(cè)試項(xiàng)目，當(dāng)前測(cè)量值，以及規(guī)范要求值。

PCIE 3.0 的TxEQ的Preset測(cè)試的測(cè)試點(diǎn)選擇在TP1，即Breakout Channel之后的轉(zhuǎn)接頭上，夾具上有一個(gè)按鈕可用于切換Preset0-Preset10，測(cè)試時(shí)根據(jù)Qualify自動(dòng)化軟件的提示切換夾具上的按鈕使其輸出示波器測(cè)試所需要的對(duì)應(yīng)信號(hào)碼型，如下圖所示：

PCIE 3.0的TxEQ的Preset測(cè)試的測(cè)試碼型選擇PCIE 3.0一致性測(cè)試碼型中的第一個(gè)模塊的碼型，即64個(gè)連續(xù)1電平和64個(gè)連續(xù)0電平碼型，并選擇1電平的57-62UI區(qū)間等效1電平以及0電平的57-62UI區(qū)間等效0電平。

2、沒有均衡時(shí)的發(fā)送端電壓擺幅(Vtx-fs-no-eq，Test 1.2)

使用Preset4(de-emphasis=0，preshoot=0)時(shí)的波形進(jìn)行測(cè)試，測(cè)試連接圖、測(cè)試點(diǎn)、測(cè)試碼型選擇同TxEQ的Preset測(cè)試。下圖為力科(LeCroy)及自動(dòng)化測(cè)試軟件QPHY-PCIE3.0的Vtx-fs-no-eq測(cè)試結(jié)果：

3、EIEOS序列碼型的全電壓擺幅和減小的電壓擺幅(Vtx-eieos-rs/fs limits，Test 1.3)

EIEOS(Electrical Idle Exit Ordered Set)是用于指明電氣空閑的退出(Electrical Idle Exit)，具體的碼型為K28.5碼，為8個(gè)連1電平和8個(gè)連0電平交替重復(fù)，碼型總長(zhǎng)度為128位。

EIEOS序列的全幅電壓測(cè)試(Vtx-eieos-fs)需要將Preset設(shè)為10，即最強(qiáng)的均衡增強(qiáng)(boost)情形，測(cè)試電壓的擺幅。

EIEOS序列的減小的電壓擺幅測(cè)試(Vtx-eieos-rs)需要將Preset設(shè)為1，即較弱的均衡設(shè)置，以驗(yàn)證幅度較小的EIEOS碼型也同樣能夠被識(shí)別到。

EIEOS的測(cè)試是在Tx的管腳處測(cè)量的，因此需要考慮Breakout通道帶來的衰減，即要通過去嵌的方法將Breakout通道的影響消除掉，需要事先提供Breakout的S參數(shù)。下圖為力科(LeCroy)及自動(dòng)化測(cè)試軟件QPHY-PCIE3.0的Vtx-eieos-rs/fs limits的測(cè)試結(jié)果：

4、8GT/s一致性眼圖測(cè)試(Compliance Eye 8GT/s，Test 1.4)

該項(xiàng)測(cè)試的目的是驗(yàn)證被測(cè)系統(tǒng)的信號(hào)眼圖的眼高和眼寬等是否滿足CEM規(guī)范的要求。使用的碼型為128B/130B編碼格式的一致性測(cè)試碼型(compliance pattern)。由于Tx發(fā)送端波形有11種preset，CEM規(guī)范要求只要有一種preset碼型(可選擇一種最好的碼型)通過即可，可以任意選擇preset等于1或者7或者8的碼型進(jìn)行測(cè)試，如果三種preset所對(duì)應(yīng)的碼型都不能夠通過，那么則需要繼續(xù)測(cè)量余下的其它preset對(duì)應(yīng)的碼型，直到有通過為止，否則需要將所有的preset對(duì)應(yīng)的碼型都測(cè)完以確定眼圖測(cè)試是否通過。規(guī)范要求示波器一次至少采集約1.5M個(gè)UIs(比特位)進(jìn)行測(cè)試，如果示波器采樣率設(shè)置為40GS/s，則需要采集約8M個(gè)數(shù)據(jù)點(diǎn)進(jìn)行測(cè)試。

測(cè)試點(diǎn)選擇在TP1，測(cè)試要求使用接收端的均衡設(shè)置，即需要打開CTLE和DFE，在力科示波器中可使用眼圖醫(yī)生EyedoctorII來實(shí)現(xiàn)CTLE和DFE均衡以及串行數(shù)據(jù)分析軟件SDAIII來做眼圖測(cè)試。

由于規(guī)范也建議使用Intel的Sigtest軟件來實(shí)現(xiàn)CTLE、DFE以及眼圖測(cè)試功能，在力科示波器已經(jīng)集成了Intel的Sigtest軟件，可和力科的Qualify軟件一起實(shí)現(xiàn)所有項(xiàng)目的自動(dòng)化測(cè)試并自動(dòng)出多種格式的報(bào)告。

5、8GT/s抖動(dòng)參數(shù)測(cè)試(8GT/s Tx Jitter Parameters，Test 1.5)

抖動(dòng)測(cè)試是高速串行信號(hào)的必測(cè)項(xiàng)目。該項(xiàng)測(cè)試就是測(cè)量PCIE GEN3在8Gb/s時(shí)的抖動(dòng)。測(cè)試碼型選擇最優(yōu)化后的128B/130B編碼格式的一致性測(cè)試碼型(compliance pattern)。測(cè)試點(diǎn)選擇在TP1，Breakout通道的影響需要消除掉(De-embedding);測(cè)試時(shí)需要所有通道都有輸出;對(duì)Breakout通道進(jìn)行去嵌時(shí)，需要設(shè)置截止帶寬在8GHz-12GHz范圍內(nèi)(或者限制最大的boost值)，因?yàn)槿デ犊赡軙?huì)放大噪聲。

PCIE GEN3需要測(cè)試抖動(dòng)參數(shù)有：

Ttx-ddj：最大數(shù)據(jù)相關(guān)性抖動(dòng)減去最小數(shù)據(jù)相關(guān)性抖動(dòng)的絕對(duì)值，DDJ(max)-DDJ(min);Ttx-utj：數(shù)據(jù)不相關(guān)的總體抖動(dòng)，基于Q-Scale曲線定義得到。

Ttx-udjdd：數(shù)據(jù)不相關(guān)的固有抖動(dòng)，基于Q-Scale曲線定義得到。

Ttx-upw-tj：數(shù)據(jù)不相關(guān)的總體脈沖寬度抖動(dòng)。

Ttx-upw-djdd：數(shù)據(jù)不相關(guān)的固有脈沖寬度抖動(dòng)。

上述抖動(dòng)參數(shù)的詳細(xì)定義可參考：PCI_Express_Base_r3.0的4.3.3.10.5-4.3.3.10.7.如下圖為力科示波器測(cè)得結(jié)果：

6、8GT/s發(fā)送端信號(hào)通用參數(shù)測(cè)試(UI，Vtx-cm-ac-pp，Vtx-dc-cm，Ltx-Skew,Test 1.7)

該項(xiàng)目測(cè)試為發(fā)送端信號(hào)的通用參數(shù)測(cè)試，一個(gè)是UI即位率測(cè)試，該項(xiàng)測(cè)試需要將SSC關(guān)閉;另外兩個(gè)分別是Vtx-cm-ac-pp，即兩個(gè)差分信號(hào)之和的一半的峰峰值， Vtx-dc-cm，即直流共模電壓，這兩個(gè)參數(shù)需要測(cè)試數(shù)據(jù)量至少1M個(gè)UI，測(cè)試位置選擇在Tx端芯片管腳上，可通過在TP1位置測(cè)試，對(duì)Breakout通道進(jìn)行去嵌達(dá)到;Ltx-Skew為一個(gè)link中的兩個(gè)鏈路之間的時(shí)間偏移。如下圖為力科示波器測(cè)試結(jié)果。