摘要：為了滿足無人機遙控鏈路遠距離、高動態(tài)、強抗干擾能力的軍事通信需求，設計了基于長碼直接序列擴頻技術的FPGA實現方案。該方案采用了一種基于FFT算法的快速偽碼捕獲方法，將傳統(tǒng)的偽碼相位與多普勒頻移二維搜索過程簡化為兩者同時捕獲的一維搜索過程。經過硬件實現與測試，該方案可有效減少硬件資源消耗，同時縮短捕獲時間。
關鍵詞：無人機遙控鏈路；直接序列擴頻；長碼捕獲；FPGA

0 引言
    近年來，無人機在軍事和民用領域得到了非常廣泛的應用。無人機遙控鏈路是整個無人機系統(tǒng)的神經中樞，可靠性方面要求嚴格。無人機飛行時復雜多變的環(huán)境，特別是遠距離巡航時，其低仰角帶來的嚴重多徑衰落與高速移動產生的多普勒效應嚴重影響其遙控鏈路的可靠性，為了提高其抗干擾能力，保證可靠性，通常采用直接序列擴頻技術，并且要求較長的偽碼長度。該技術的收發(fā)兩端要求用完全相同的偽隨機碼進行擴頻和解擴，因此接收機本地參考偽碼序列與接收序列之間的精確同步是對接收信號實現解擴的關鍵，而偽碼同步的關鍵是偽碼捕獲。
    對于1 024位以上的長碼擴頻系統(tǒng)，傳統(tǒng)的偽碼捕獲方法，捕獲時間長，硬件資源消耗大，且動態(tài)性能低，不適應于無人機遙控鏈路。本文采用一種基于FFT算法的快速偽碼捕獲方法，設計了基于長碼直接序列擴頻技術的無人機遙控鏈路FPGA實現方案，經過硬件實現與測試，減少硬件資源消耗的同時縮短捕獲時間。

1 遙控鏈路實現方案
    該無人機遙控鏈路總體技術要求包括：信息速率為14．4 Kb／s；處理增益30 dB；擴頻位數1 024位；碼片速率22．5 Mb／s；糾錯編碼采用RS編碼；多普勒頻移不大于±20 kHz；同步時間小于10 ms；調制方式為QPSK。
    總體硬件實現方案如圖1所示。采用收發(fā)一體的數字基帶處理結構，收發(fā)通道在單片FPGA內完成。FPGA選用Altera公司的EP3C120F484，主要的功能都在片內完成，正交下變頻解調器選用AD8348，它將中頻140 MHz信號正交下變頻到基帶，形成I／Q兩路正交信號，由ADC(AD92 16)完成基帶信號的模-數轉換，將形成的數字信號傳輸給FPGA。Si-4133產生中頻本振，其工作頻率為280 MHz，參考本振為10 MHz。主機接口芯片選用MAX3485，RS 422接口芯片，把解調后的信息傳輸給主機。其工作時鐘頻率為波特率的16倍。

1．1 發(fā)射通道實現方案
    發(fā)射通道實現方案如圖2所示。遙控指令數據經過RS編碼，插入幀同步頭，幀同步頭采用13位巴克碼，然后進行差分編碼器，以消除相位模糊問題。隨后，對產生的碼元序列進行基帶擴頻，擴頻碼采用讀PN碼存儲ROM方式產生。FPGA片內集成一個可調NCO，可對擴頻后基帶數據進行I，Q兩路的平衡QPSK調制。調制器輸出通過D／A變換送往射頻單元。
1．2 接收通道實現方案
    接收通道實現方案如圖3所示，對經A／D變換后的I，Q兩路數字信號進行解擴解調。解擴采用頻域數字相關接收，接收端通過載波同步、PN碼同步、幀同步和位同步，嚴格保證信息正確解擴解調，完成整個擴頻通信系統(tǒng)的信息傳輸。接收通道的關鍵技術是長偽碼的快速捕獲。

2 長偽碼快速捕獲方法
    傳統(tǒng)的匹配濾波器是在整個碼相位和頻率域上進行二維搜索，致使需要檢測的不確定空間和捕獲時間成倍增加。把時域的循環(huán)卷積轉化到頻域，利用快速傅里葉變換來計算，將會大幅度縮小運算量，但將時域、頻域二維串行掃描變成并行掃描的方法雖減少了捕獲時間，但是以提高硬件的復雜度為代價。
    為了處理捕獲時間和實現復雜度之間的矛盾，本文采用了一種結合頻率捕獲和偽碼捕獲相結合的基于FFT算法快速捕獲方法?；贔FT的捕獲方法在搜索偽碼相位的同時，得到載波頻率偏移值，將原來的偽碼相位、載波頻偏的二維搜索過程變成只搜索偽碼相位的一維搜索過程，大大減少了高動態(tài)環(huán)境中偽碼的搜索時間。該方法的FPGA實現方案如圖4所示。

    FFT的并行捕獲搜索過程如下：首先經過正交解調，本地載波NCO對準初始頻率估計值，將中頻信號解調為基帶信息，使產生的信號對準一個頻率點搜索，啟動FFT捕獲環(huán)路，做1024點FFT變換，將變換結果和存在ROM內的本地偽碼的FFT共軛相乘，再做IFFT，通過比較所有的相關峰值，找出其最大值，若最大值大于設定的檢測門限，則表明信號捕獲，給出信號所在位置的碼相位和載頻，進入信號跟蹤階段。如果最大值小于門限，則表明信號未捕獲，通過控制邏輯改變載頻頻差，重復上述過程。采用該方法要注意如下幾點：
    (1)偽碼并行搜索的過程是對時域和頻域同時進行搜索，載頻頻差搜索步進單元的選取很重要。步進單元選的較小，對弱信號的捕獲性能較好，但會增加捕獲時間；步進單元選的過大，會使相關峰值降低，特別對于低信噪比的信號，不易捕獲到，所以載頻頻差搜索步進單元的選取需要折衷考慮。
    (2)在FFT頻域并行捕獲的同時，可完成對信號載頻的提取，因而它可以取代載波頻率捕獲電路。
    (3)在采用FFT頻域并行捕獲法時，考慮到FPGA的特點．本地偽碼FFT值預先存儲于FPGA內的存儲單元中，這樣做的優(yōu)點在于，省去了一個FFT模塊，從而節(jié)省了整個系統(tǒng)資源，提高了系統(tǒng)捕獲時間。
    (4)掃頻控制模塊受延時鎖相控制，在捕獲載頻頻差搜索和偽碼捕獲后，在延時鎖相環(huán)路中將對捕獲的偽碼進行驗證，以防止誤捕獲。

3 實現與測試結果
    FPGA的編程實現采用QuartusⅡ9．0集成軟件，調試和仿真工具采用該軟件自帶的在線邏輯分析儀(signalTapⅡLogic Analyzer)，可提供適時、高速的指定信號波形。
3．1 偽碼捕獲與同步解調
    偽碼捕獲和同步解調過程的SignalTapⅡ測試結果如圖5所示，實驗條件為兩塊實驗板之間通過屏蔽線將中頻發(fā)射和接收端直連，無噪聲干擾。
    圖5(a)為偽碼捕獲完成，延遲鎖定環(huán)路還未開始調整偽碼時，信號squrtout、imagout波形在相關輸出時刻輸出了超過門限的相關峰值，PNSet信號表明本地產生偽碼和輸入信號偽碼相位相差3 551個偽碼時鐘，本地輸出的同步偽碼序列syPN與輸入信號的偽碼序列simrealdata的相位相差在一個chip相位內，完成了偽碼捕獲。

    圖5(b)中mI、mQ為兩路解調輸出，syb_clk為同步碼元時鐘，LRX4，LTX3分別為發(fā)射和接收的信息碼元，ph為本地NCO的同步跟蹤相位，PNSet為本地偽碼與發(fā)射信號偽碼相位差。由圖中可以看出mI，mQ已實現同步的解擴解調。ph為一個鋸齒波，其斜率是載波的跟蹤頻偏，它始終跟蹤接收信號和本地載波頻率的相位偏差，保證本地載波頻率和接收信號載波頻率及相位保持一致。
3．2 低信噪比條件性能分析
    圖6為系統(tǒng)高低信噪比條件對比下的SignalTapⅡ仿真圖，實驗條件為兩塊實驗板之間通過屏蔽線將射頻發(fā)射和射頻接收端連接，射頻發(fā)射端功率為0 dBm。其中圖6(a)信號無衰減，圖6(b)加110 dB衰減器。

    由圖6可以看出，在信號衰減110 dB后，接收到的中頻信號ADC_P2B由于信噪比很小(0 dB以下)，無法看出發(fā)送信號波形，在濾波器輸出端F_firoutI信號被噪聲淹沒。然而，在該擴頻系統(tǒng)中，采用1023擴頻碼，系統(tǒng)理論增益為30 dB，使得信號能正常捕獲、跟蹤、解調。當然，噪聲對系統(tǒng)依然存在很大影響，從圖6(b)可以看出，由于噪聲影響，載波跟蹤環(huán)輸出的ph信號在鋸齒波的基礎上，存在不規(guī)則抖動，由于系統(tǒng)選取了適合的環(huán)路增益，使得這種抖動在系統(tǒng)可接收范圍內，從而保證了系統(tǒng)正常工作。

4 結語
    本文設計了基于長碼直接序列擴頻技術的FPGA實現方案，重點闡述了長偽碼快速捕獲方法的實現，該方法將傳統(tǒng)的偽碼相位與多普勒頻移二維搜索過程簡化為兩者同時捕獲的一維搜索過程。經過硬件實現與測試，系統(tǒng)達到了設計要求，已應用于某型無人機，使用效果良好。