引言：DDR4 等存儲(chǔ)技術(shù)的發(fā)展帶動(dòng)存儲(chǔ)器速度與功率效率空前提升，僅僅停留在一致性測(cè)試階段，已經(jīng)不能滿足日益深入的調(diào)試和評(píng)估需求。

DDR 存儲(chǔ)器的測(cè)試項(xiàng)目涵蓋了電氣特性和時(shí)序關(guān)系，由JEDEC明確定義，JEDEC 規(guī)范并不涉及具體的測(cè)量方法，但提供了存儲(chǔ)設(shè)備、DRAM應(yīng)遵守的一組測(cè)試參數(shù)規(guī)范，目的是保證計(jì)算機(jī)系統(tǒng)、服務(wù)器和移動(dòng)設(shè)備等存儲(chǔ)系統(tǒng)的一致性與互操作性。手動(dòng)測(cè)試這些參數(shù)非常耗時(shí)，因此工程師通常采用DDR一致性自動(dòng)測(cè)試軟件，該軟件由示波器廠商提供。隨著存儲(chǔ)器速度由 DDR3 提升為 DDR4，僅提供合格/不合格結(jié)果的自動(dòng)一致性測(cè)試軟件已經(jīng)無法滿足持續(xù)增加的調(diào)試和評(píng)估需求。用戶需要專門針對(duì)調(diào)試和評(píng)估任務(wù)設(shè)計(jì)的 DDR 調(diào)試工具，以及更快速和更高效的調(diào)試環(huán)境。而安捷倫的示波器只是作為波形采集而用。

讀寫數(shù)據(jù)分離

JEDEC 規(guī)范根據(jù)讀寫周期定義測(cè)試參數(shù)，意味著用戶必須分離讀/寫周期才能測(cè)量信號(hào)。JEDEC規(guī)范專為 DRAM 編寫，因此其中大部分測(cè)試都屬于寫周期。調(diào)試工具首先要能夠?qū)⒆x寫操作可靠地分離。大多數(shù)測(cè)試算法使用選通(DQS)與數(shù)據(jù)(DQ)相位差來確定讀/寫周期。讀操作數(shù)據(jù)與選通脈沖邊沿對(duì)齊，寫操作數(shù)據(jù)與選通脈沖中心對(duì)齊。隨著速度的提升，相位差異法逐漸無法保證讀寫操作的判斷準(zhǔn)確性，在被測(cè)對(duì)象存在嚴(yán)重信號(hào)完整性問題時(shí)尤其如此。混淆讀/寫周期會(huì)導(dǎo)致測(cè)量是無效的，提供合格/不合格的判定也是無意義的。調(diào)試工具必須在執(zhí)行標(biāo)準(zhǔn)的讀寫分離后，將讀操作和寫操作數(shù)據(jù)包的起始與結(jié)束顯示出來，以便用戶能夠驗(yàn)證讀/寫周期是不是被正確地分離了。要實(shí)現(xiàn)快速高效的讀寫分離，工具必須能夠通過導(dǎo)航查看波形中每個(gè)讀數(shù)據(jù)包和寫數(shù)據(jù)包，并報(bào)告有效數(shù)據(jù)包數(shù)目以及波形中的讀和寫數(shù)據(jù)包數(shù)目，幫助設(shè)計(jì)人員確定是否需要提高被測(cè)系統(tǒng)數(shù)據(jù)量，獲得更多數(shù)據(jù)，進(jìn)而完成調(diào)試和評(píng)估任務(wù)。當(dāng)然，如果您擁有安捷倫的高端混合信號(hào)示波器MSOX90000A系列，可用其邏輯通道準(zhǔn)確進(jìn)行讀寫分離，這在另一篇文章中有詳述。

圖 1：DDR 調(diào)試工具報(bào)告波形上的讀數(shù)據(jù)包和寫數(shù)據(jù)包數(shù)目，而游標(biāo)顯示了數(shù)據(jù)包的起始與結(jié)束。借助導(dǎo)航功能，用戶可以瀏覽已保存時(shí)鐘、選通脈沖(DQS)和數(shù)據(jù)(DQ)波形上的每個(gè)數(shù)據(jù)包

多數(shù)據(jù)包統(tǒng)計(jì)分析

JEDEC 規(guī)范沒有定義數(shù)據(jù)包測(cè)量數(shù)目。以往，大多數(shù)設(shè)計(jì)人員僅憑借一組數(shù)據(jù)包測(cè)試結(jié)果來判定系統(tǒng)一致性測(cè)試結(jié)果，而測(cè)試合格與否取決于系統(tǒng)的壓力條件。在某些情況下，設(shè)計(jì)人員可以增加被測(cè)對(duì)象的數(shù)據(jù)變化，這時(shí)就會(huì)發(fā)現(xiàn)系統(tǒng)裕量會(huì)隨之減少?，F(xiàn)在，幾乎所有存儲(chǔ)器設(shè)計(jì)人員都需要執(zhí)行裕量測(cè)試，DDR 自動(dòng)一致性測(cè)試軟件提供的合格/不合格測(cè)試結(jié)果已經(jīng)無法滿足需求。對(duì)被測(cè)對(duì)象進(jìn)行統(tǒng)計(jì)分析則可以幫助設(shè)計(jì)人員了解裕量，確保設(shè)計(jì)性能高于規(guī)范要求。因此，設(shè)計(jì)人員需要收集盡可能多的統(tǒng)計(jì)信息，分析的數(shù)據(jù)包數(shù)量越多，裕量測(cè)試結(jié)果的可信度就越高。調(diào)試工具需要快速測(cè)量所有數(shù)據(jù)包的全部測(cè)試參數(shù)，以縮短測(cè)試時(shí)間。該工具支持離線操作，將示波器采集的波形存成文件，或者將一致性測(cè)試軟件項(xiàng)目文件存下來，然后用該工具進(jìn)行分析，可以顯著縮短測(cè)試時(shí)間。測(cè)試結(jié)果可以導(dǎo)出為 .csv 文件，以用于深入分析或生成報(bào)告。

圖 2：JEDEC 測(cè)試結(jié)果提供最小值/平均值/最大值統(tǒng)計(jì)報(bào)告，可以確保用戶信心十足地執(zhí)行裕量測(cè)試。統(tǒng)計(jì)報(bào)告可以導(dǎo)出為 .csv 文件，以進(jìn)行深入的分析并生成報(bào)告

裕量測(cè)試中，設(shè)計(jì)人員需要改變工作電壓，并根據(jù) JEDEC 規(guī)范定義的對(duì)應(yīng)參考電壓和交流/直流輸入和輸出電平執(zhí)行測(cè)量。例如，DDR3 的工作電壓標(biāo)稱值是 1.5V。在裕量測(cè)試中，設(shè)計(jì)人員可以將電壓降低到 1.3V，以查看系統(tǒng)功耗是否降低。調(diào)試工具將自動(dòng)計(jì)算新的測(cè)量電壓電平，并依據(jù)新的測(cè)量閾值執(zhí)行所有測(cè)量。自動(dòng)計(jì)算功能可以幫助用戶快速確定新的交流/直流電壓測(cè)量閾值，無需查看 JEDEC 規(guī)范公式，從而縮短測(cè)試設(shè)置時(shí)間。

圖 3：DDR3 工作電壓在 JEDEC上的電壓是1.5V，用戶將之改為 1.3V，以便測(cè)試低功率模式下的系統(tǒng)性能。調(diào)試工具使用 JEDEC 規(guī)范的公式自動(dòng)計(jì)算 1.3V工作電壓時(shí)的交流/直流測(cè)量電壓

JEDEC 測(cè)量

該工具的測(cè)量符合 JEDEC 規(guī)范，包括電氣、時(shí)序和眼圖三類測(cè)試。所有測(cè)試都按照輸出(寫周期)與輸入(讀周期)分組。調(diào)試工具根據(jù)讀或?qū)懼芷诜纸M所有測(cè)試類型，可以讓用戶無需參照 JEDEC 規(guī)范即可準(zhǔn)確選擇測(cè)試。為了提高調(diào)試效率，調(diào)試工具將標(biāo)記波形中所有的有效測(cè)量，并通過游標(biāo)指示電壓和時(shí)間測(cè)量閾值。工具還可以標(biāo)注測(cè)試結(jié)果的最大值和最小值，以便用戶集中關(guān)注問題區(qū)域。用戶可以通過導(dǎo)航逐一查看測(cè)量，確保測(cè)量包括所有的有效數(shù)據(jù)包。調(diào)試工具還可以報(bào)告有效測(cè)量數(shù)目。部分系統(tǒng)的數(shù)據(jù)變化極少，系統(tǒng)大量的讀寫數(shù)據(jù)包并不能保證足夠的有效測(cè)量，因此可能無法應(yīng)用統(tǒng)計(jì)分析。例如您要測(cè)量建立時(shí)間tDS，測(cè)量長(zhǎng)度為 8 的兩組數(shù)據(jù)包，如果兩個(gè)數(shù)據(jù)包中僅有 9 次數(shù)據(jù)轉(zhuǎn)換，您僅能獲得 9 個(gè)有效測(cè)量。如果數(shù)據(jù)包的每個(gè)單獨(dú)比特都存在數(shù)據(jù)轉(zhuǎn)換，您將得到16個(gè)有效測(cè)量。傳統(tǒng)DDR一致性測(cè)試軟件已經(jīng)標(biāo)配上述特性，但調(diào)試工具的可視化功能可以增強(qiáng)用戶對(duì)測(cè)量結(jié)果有效性的信心。屏幕視圖提供游標(biāo)和測(cè)量閾值顯示，并且用戶可以截屏并用于編寫報(bào)告。調(diào)試工具可以加載此前保存的波形文或一致性測(cè)試軟件的項(xiàng)目文件，時(shí)間和電壓標(biāo)度不會(huì)有任何變化，如何使用取決于用戶的偏好。

圖 4：符合 JEDEC 規(guī)范，測(cè)量游標(biāo)顯示測(cè)量寫周期的建立時(shí)間，以及交流/直流電壓測(cè)量閾值。用戶可以將屏幕截圖并用于生成報(bào)告。

總之，DDR4 等存儲(chǔ)技術(shù)的發(fā)展帶動(dòng)存儲(chǔ)器速度與功率效率空前提升，僅僅停留在一致性測(cè)試階段，已經(jīng)不能滿足日益深入的調(diào)試和評(píng)估需求。傳統(tǒng) DDR 一致性測(cè)試軟件僅提供合格/不合格信息。新的 DDR 調(diào)試工具經(jīng)過專門設(shè)計(jì)，根據(jù) JEDEC規(guī)范提供測(cè)量統(tǒng)計(jì)分析結(jié)果和導(dǎo)航功能和游標(biāo)特性，幫助存儲(chǔ)器設(shè)計(jì)人員快速找到問題區(qū)域，提升他們對(duì)測(cè)試結(jié)果尤其是裕量測(cè)試結(jié)果的信心。結(jié)合安捷倫科技已經(jīng)提供的一致性測(cè)試方案和該新測(cè)試軟件，DDR4的測(cè)試方案不僅支持合格/不合格測(cè)試，同時(shí)還支持統(tǒng)計(jì)分析、裕量測(cè)試，幫助縮短設(shè)置時(shí)間并加快測(cè)試速度，提升存儲(chǔ)器設(shè)計(jì)人員的測(cè)試效率，進(jìn)而降低總體設(shè)計(jì)成本，加快產(chǎn)品上市速度。