通常說(shuō)來(lái)，有了新型存儲(chǔ)器技術(shù)的測(cè)試芯片，能夠完成制造相關(guān)的基礎(chǔ)測(cè)試，例如會(huì)檢查固化故障、轉(zhuǎn)換故障和地址解碼故障等。同時(shí)還有一種測(cè)試也是必需的，那就是要進(jìn)行性能相關(guān)的測(cè)試，了解芯片可靠存取的速度能有多快，以及芯片存取速度如何影響整個(gè)計(jì)算系統(tǒng)性能。

為了成功進(jìn)行規(guī)劃的性能測(cè)試，測(cè)試環(huán)境必須能夠生成可配置的數(shù)字波形來(lái)存取芯片。同時(shí)還要?jiǎng)?chuàng)建整個(gè)計(jì)算環(huán)境來(lái)測(cè)量芯片存取速度的影響。創(chuàng)建或購(gòu)買測(cè)試環(huán)境、滿足上述需求有多種方法。我們?cè)诟咄ǖ膱F(tuán)隊(duì)決定采用賽靈思 Zynq?-7000 All Programmable SoC ZC706 評(píng)估套件來(lái)打造自己的環(huán)境。

存儲(chǔ)器進(jìn)出
DRAM、SRAM 和閃存等傳統(tǒng)存儲(chǔ)器技術(shù)用存儲(chǔ)器單元中的電荷來(lái)存儲(chǔ) 0 和 1。DRAM 廣泛被 PC和移動(dòng)計(jì)算設(shè)備用來(lái)運(yùn)行程序和存儲(chǔ)臨時(shí)數(shù)據(jù)。SRAM 通常用作微處理器的高速緩存存儲(chǔ)器和寄存器薄，同時(shí)也經(jīng)常用于對(duì)功耗問(wèn)題很敏感的嵌入式系統(tǒng)中。與 DRAM 和 SRAM 不同，閃存存儲(chǔ)器在系統(tǒng)斷電后仍能永久保存數(shù)據(jù)。閃存存儲(chǔ)器的運(yùn)行速度比其他存儲(chǔ)器要慢，大量編程循環(huán)后可能會(huì)磨損。

相對(duì)于傳統(tǒng)基于電荷的存儲(chǔ)器技術(shù)而言，新型存儲(chǔ)器技術(shù)基于存儲(chǔ)元件的其他物理屬性。舉例來(lái)說(shuō)，磁阻 RAM (MRAM) 的存儲(chǔ)器元件由兩個(gè)鐵磁板組成，這兩個(gè)鐵磁板由一層薄薄的絕緣層隔離。每片鐵磁板都能保有磁化屬性，一個(gè)是永久性的，另一個(gè)可有外部場(chǎng)改變，從而存儲(chǔ)數(shù)據(jù)。通過(guò)測(cè)量元件電阻即能讀取存儲(chǔ)的數(shù)據(jù)。MRAM 存取速度類似于 SRAM，密度類似于 DRAM。相比于閃存存儲(chǔ)器，MRAM 運(yùn)行速度更快，而且不會(huì)因編程而被磨損。

軟件運(yùn)行在 Zynq SoC 的 ARM A9 處理器上，而存儲(chǔ)器控制器內(nèi)核則用可編程邏輯創(chuàng)建。

要求分析
在設(shè)計(jì) MRAM 測(cè)試芯片評(píng)估方案時(shí)，我們決定采用 Zynq SoC 方法，這主要出于以下考慮：

? ZC706 開(kāi)發(fā)板的 FPGA 夾層卡 (FMC) 接口通過(guò) FMC 子卡提供進(jìn)出存儲(chǔ)器測(cè)試芯片的高速信號(hào)發(fā)送功能。

? Zynq SoC 的可編程邏輯 (PL) 部分能構(gòu)建參數(shù)化存儲(chǔ)器控制器內(nèi)核。這對(duì)滿足測(cè)試芯片差異化存取速度的要求很重要。

? Zynq SoC 的處理系統(tǒng) (PS) 包括兩個(gè) ARM? A9 內(nèi)核，能通過(guò)軟件修改測(cè)試芯片存取速度。

? PS 也能構(gòu)建完整的計(jì)算系統(tǒng)，這對(duì)滿足測(cè)試系統(tǒng)在全面計(jì)算環(huán)境下測(cè)量芯片存取速度的影響的要求很重要。

硬件和系統(tǒng)架構(gòu)
芯片測(cè)試環(huán)境的硬件架構(gòu)如圖 1 所示。軟件運(yùn)行在 Zynq SoC 的 ARM A9 處理器上，而存儲(chǔ)器控制器內(nèi)核用可編程邏輯創(chuàng)建。我們?cè)?PS 和控制器內(nèi)核之間建立 DMA 通道，以便在彼此之間能方便地移動(dòng)大數(shù)據(jù)塊。存儲(chǔ)器測(cè)試芯片位于 FMC 子卡上，其通過(guò) FMC 接口與存儲(chǔ)器控制器內(nèi)核通信。

系統(tǒng)架構(gòu)如圖 2 所示。底部三層為硬件層，頂部三層為軟件層。我們選擇 Linux 為操作系統(tǒng)，因?yàn)檫@是一種開(kāi)源系統(tǒng)，源代碼能根據(jù)需要修改。雖然目前開(kāi)發(fā)階段沒(méi)有進(jìn)行修改，但今后這種新型存儲(chǔ)器芯片發(fā)揮獨(dú)特屬性優(yōu)勢(shì)時(shí)或許能用得上。

圖 1 – 測(cè)試環(huán)境的硬件架構(gòu)

圖中文字如下：
賽靈思 ZC706 評(píng)估板
XC7Z045 SoC
ZYNQ PS
DMA
ZYNQ PL
存儲(chǔ)器控制器
FMC
FMC 子卡
測(cè)試芯片

圖 2 – 測(cè)試環(huán)境的系統(tǒng)架構(gòu)

我們?cè)趹?yīng)用層編寫的軟件分為兩類。一類用于配置存儲(chǔ)器控制器內(nèi)核；另一類涉及存儲(chǔ)器芯片和整體系統(tǒng)性能的特性分析。

軟硬件輕松移植
在當(dāng)?shù)刭愳`思現(xiàn)場(chǎng)應(yīng)用工程師(FAE) 的幫助下，我們一個(gè)月就建起了測(cè)試環(huán)境。我們大部分精力放在設(shè)計(jì)和實(shí)現(xiàn)軟硬件層之間的接口上，這也是我們喜歡 Zynq SoC 的一大原因：它在單個(gè)器件中集成了微處理器和可編程邏輯，這就使得軟硬件之間功能遷移變得相當(dāng)簡(jiǎn)單。在我們的設(shè)計(jì)中，我們幾次微調(diào)軟硬件分區(qū)，最終才確定我們喜歡的方案。為了在基于 Zynq SoC 的系統(tǒng)上方便地工作，需要比較深入地了解軟硬件。

我們也很喜歡 Vivado? 設(shè)計(jì)套件工具鏈。Vivado 環(huán)境能簡(jiǎn)單直觀地展示設(shè)計(jì)模塊，自動(dòng)分配寄存器地址并檢查錯(cuò)誤，然后再導(dǎo)出硬件信息到軟件開(kāi)發(fā)階段。Vivado 設(shè)計(jì)套件還提供系統(tǒng)內(nèi)信號(hào)級(jí)調(diào)試功能，這是明確發(fā)現(xiàn) RTL 問(wèn)題根源的必備功能。

最后我們要提的就是 Linux OS。我們應(yīng)用層的軟件主要基于 GUI，Linux OS倍受青睞，也讓我們能利用此前 Linux GUI 的開(kāi)發(fā)經(jīng)驗(yàn)，從而快速啟動(dòng)并運(yùn)行測(cè)試程序。

快速和低成本
采用 Zynq-7000 All Programmable SoC ZC706 評(píng)估套件，我們的團(tuán)隊(duì)能快速構(gòu)建完整的計(jì)算環(huán)境，從而以最低成本測(cè)試新型存儲(chǔ)器技術(shù)芯片。我們希望有朝一日能用相同的設(shè)計(jì)方法去構(gòu)建用于其他目的的類似系統(tǒng)。