高功率密度數(shù)字IC幾乎已經(jīng)滲透進(jìn)入所有的嵌入式系統(tǒng)。FPGA可以在上述市場(chǎng)領(lǐng)域?qū)崿F(xiàn)先進(jìn)應(yīng)用。例如，在汽車(chē)應(yīng)用中，高級(jí)駕駛員輔助系統(tǒng)(ADAS)和防撞系統(tǒng)可以預(yù)防由人為錯(cuò)誤而引起的災(zāi)難。同樣，政府規(guī)定的安全功能(諸如防抱死制動(dòng)系統(tǒng)、穩(wěn)定性控制和電子控制的獨(dú)立懸掛系統(tǒng)等)也需要FPGA來(lái)發(fā)揮作用。

在消費(fèi)類(lèi)電子產(chǎn)品領(lǐng)域，對(duì)物聯(lián)網(wǎng)(IoT)功能、復(fù)雜的圖形引擎功能和機(jī)器對(duì)機(jī)器(M2M)功能的需求迫切需要先進(jìn)的數(shù)字IC。海量數(shù)據(jù)存儲(chǔ)、云計(jì)算中心以及光網(wǎng)絡(luò)模塊的擴(kuò)展網(wǎng)絡(luò)推動(dòng)了對(duì)FPGA和數(shù)字IC的需求。

這些數(shù)字IC功能強(qiáng)大，但要求嚴(yán)苛，特別是在功率需求方面。傳統(tǒng)上，為FPGA和ASIC供電一直采用高效開(kāi)關(guān)穩(wěn)壓器控制器驅(qū)動(dòng)高功率MOSFET完成，但是這些基于控制器的電源方案存在潛在的噪聲干擾、相對(duì)較慢的瞬態(tài)響應(yīng)和布局限制等問(wèn)題。近年來(lái)，可最大限度減少熱量的小型且安靜的低壓差(LDO)穩(wěn)壓器已經(jīng)被用作替代方案，但它仍然存在自身的局限性。最近的電源轉(zhuǎn)換創(chuàng)新引入了高功率單片式開(kāi)關(guān)穩(wěn)壓器，它能夠?yàn)閿?shù)字IC有效供電，兼具低噪聲和高效率，同時(shí)還最大限度地降低了空間需求。

開(kāi)關(guān)穩(wěn)壓器、電荷泵與LDO穩(wěn)壓器

實(shí)現(xiàn)低電壓、大電流降壓轉(zhuǎn)換與調(diào)節(jié)可采用多種方法，每種方法都有各自的性能和設(shè)計(jì)權(quán)衡考量。開(kāi)關(guān)穩(wěn)壓器控制器能夠在寬電壓范圍內(nèi)和高負(fù)載電流下高效運(yùn)行，但它們需要多個(gè)外部元件(如電感、電容和FET)才能運(yùn)行;而這些元件可能會(huì)成為高頻和低頻噪聲的來(lái)源。無(wú)電感電荷泵(或開(kāi)關(guān)電容電壓轉(zhuǎn)換器)也可以用來(lái)產(chǎn)生低電壓，但其輸出電流能力受限，瞬態(tài)性能較差，并且需要多個(gè)外部元件。因此，電荷泵在數(shù)字IC電源應(yīng)用中并不常見(jiàn)。線性穩(wěn)壓器(尤其是LDO穩(wěn)壓器)很簡(jiǎn)單，因?yàn)樗鼈冎恍枰獌蓚€(gè)外部電容即可工作。但是，它們的功率可能受限，這取決于IC兩端輸入到輸出的電壓差大小、負(fù)載所需電流的大小以及封裝的熱阻特性。這無(wú)疑限制了它們?yōu)閿?shù)字IC供電的能力。

單片式降壓型轉(zhuǎn)換器的設(shè)計(jì)挑戰(zhàn)

摩爾定律自1965年問(wèn)世以來(lái)，其遠(yuǎn)見(jiàn)性和有效性一再得到驗(yàn)證。晶圓制造技術(shù)的線寬不斷縮小，從而降低了數(shù)字IC的電壓。更小的幾何形狀工藝可以在最終產(chǎn)品中高度集成更多的高耗電功能。例如，現(xiàn)代計(jì)算機(jī)服務(wù)器和光通信路由系統(tǒng)需要更寬的帶寬來(lái)處理更多的計(jì)算數(shù)據(jù)和互聯(lián)網(wǎng)流量;這些系統(tǒng)還會(huì)產(chǎn)生大量的熱量，因此需要高效率的IC。汽車(chē)配備更多的車(chē)載電子設(shè)備，用于娛樂(lè)、導(dǎo)航、自動(dòng)駕駛功能甚至發(fā)動(dòng)機(jī)控制。于是，系統(tǒng)的電流消耗和相應(yīng)的總功耗都會(huì)增加。因此，需要先進(jìn)的封裝和內(nèi)部功率級(jí)的創(chuàng)新設(shè)計(jì)將熱量驅(qū)散出功率IC，同時(shí)提供更高的功率。

高電源抑制比(PSRR)和低輸出電壓噪聲(或紋波)是重要的考慮因素。具有高電源抑制比的器件可以過(guò)濾和抑制輸入噪聲，從而獲得干凈穩(wěn)定的輸出。此外，電源解決方案需要在寬帶寬范圍內(nèi)具有低輸出電壓噪聲(或低輸出紋波)，因?yàn)楝F(xiàn)代數(shù)字系統(tǒng)具有多個(gè)電源軌，其中噪聲靈敏度是設(shè)計(jì)的主要考慮因素。隨著高端FPGA對(duì)速度要求的提高，電源噪聲容差逐漸降低，以最大限度地減少誤碼。噪聲引起的數(shù)字故障會(huì)大大降低這些高速PLD的有效數(shù)據(jù)吞吐速率。大電流下的輸入電源噪聲成為對(duì)電源要求更嚴(yán)苛的規(guī)范之一。

收發(fā)器速率越高(例如在FPGA中)，導(dǎo)致電流水平越高，這是由精細(xì)的幾何形狀電路切換產(chǎn)生的高功耗所致。這些IC速度很快。它們可能循環(huán)地在幾十至幾百納秒內(nèi)就使負(fù)載電流從接近零到幾安培，因此需要具有超快速瞬態(tài)響應(yīng)的穩(wěn)壓器。