第四代CEVA-XC的強(qiáng)大架構(gòu)統(tǒng)一了標(biāo)量和矢量運(yùn)算處理，可實(shí)現(xiàn)兩次8路VLIW和前所未有的14,000位數(shù)據(jù)級(jí)并行。它采用的先進(jìn)深層流水線(xiàn)架構(gòu)使得在7nm工藝節(jié)點(diǎn)下可實(shí)現(xiàn)1.8 GHz主頻，并使用了獨(dú)特的物理設(shè)計(jì)架構(gòu)來(lái)實(shí)現(xiàn)完全可綜合的設(shè)計(jì)流程，以及創(chuàng)新的多線(xiàn)程設(shè)計(jì)，允許處理器動(dòng)態(tài)地配置為寬SIMD機(jī)或劃分為較小的同時(shí)SIMD線(xiàn)程。第四代CEVA-XC架構(gòu)還具有一個(gè)使用2048位內(nèi)存帶寬的新穎內(nèi)存子系統(tǒng)，具有連貫一致的、緊耦合的內(nèi)存，以支持高效的并發(fā)多線(xiàn)程和內(nèi)存接入。

Linley Group高級(jí)分析師Mike Demler表示：“ 第四代CEVA-XC架構(gòu)是CEVA致力以行業(yè)領(lǐng)先的力度進(jìn)行DSP并行處理的創(chuàng)新。這款架構(gòu)具有動(dòng)態(tài)可重配置的多線(xiàn)程和高速設(shè)計(jì)，以及用于控制和運(yùn)算處理的全面功能，為用于5G基礎(chǔ)架構(gòu)和端點(diǎn)的ASIC和ASSP器件的普及發(fā)展奠定了基礎(chǔ)?！?

第一個(gè)基于第四代CEVA-XC架構(gòu)的處理器是多核CEVA-XC16，這是有史以來(lái)運(yùn)行速度最快的DSP內(nèi)核，瞄準(zhǔn)各種形式的5G RAN體系結(jié)構(gòu)的快速部署，包括開(kāi)放式RAN(O-RAN)、基帶單元(BBU)聚合以及Wi-Fi和5G企業(yè)接入點(diǎn)。CEVA-XC16還適用于與基站運(yùn)作相關(guān)的海量信號(hào)處理和AI工作負(fù)載。

CEVA-XC16在設(shè)計(jì)時(shí)充分考慮了最新的3GPP規(guī)范，并且基于CEVA與領(lǐng)先的無(wú)線(xiàn)基礎(chǔ)架構(gòu)供應(yīng)商合作開(kāi)發(fā)其蜂窩基礎(chǔ)架構(gòu)ASIC的豐富經(jīng)驗(yàn)。CEVA前代CEVA-XC4500和CEVA-XC12 DSP現(xiàn)在助力4G和5G蜂窩網(wǎng)絡(luò)，并且一家領(lǐng)先的無(wú)線(xiàn)設(shè)備供應(yīng)商已將新型CEVA-XC16用于其下一代5G ASIC設(shè)計(jì)。

CEVA-XC16提供高達(dá)每秒1600 GOPS的高并行度性能，可以重新配置為兩個(gè)單獨(dú)的并行線(xiàn)程，兩者可以同時(shí)運(yùn)行，共享具有高速一致性緩存的L1數(shù)據(jù)存儲(chǔ)器，從而直接提升PHY控制處理的延遲和性能效率，而無(wú)需使用額外的CPU。相比在擁擠區(qū)域連接大量用戶(hù)的單核/單線(xiàn)程架構(gòu)，這些全新概念設(shè)計(jì)將每平方毫米的性能提高了50%。這對(duì)于定制5G基站芯片普遍采用的大型內(nèi)核集群而言，可節(jié)省35%的芯片面積。