【MCU】16bit CPU設(shè)計(jì)實(shí)戰(zhàn)(二)
[導(dǎo)讀]本CPU設(shè)計(jì)基于16bitRISC指令集、哈佛結(jié)構(gòu)完成，架構(gòu)圖如下：CPU架構(gòu)A.MemoryAccessInstructions1.LoadWord:????????LDws,offset(rs1)ws:=Mem16[rs1offset]2.StoreWord:????????...
本CPU設(shè)計(jì)基于16bit RISC指令集、哈佛結(jié)構(gòu)完成，架構(gòu)圖如下：
CPU架構(gòu)
A. Memory Access Instructions
1. Load Word:
? ? ? ? ? ? ? ?LD ws, offset(rs1) ws:=Mem16[rs1 offset]
2. Store Word:
? ? ? ? ? ? ? ?ST rs2, offset(rs1) Mem16[rs1 offset]=rs2
B. Data Processing Instructions
1. Add:
? ? ? ? ? ? ? ?ADD ws, rs1, rs2 ws:=rs1 rs2
2. Subtract:
? ? ? ? ? ? ? ?SUB ws, rs1, rs2 ws:=rs1 – rs2
3. Invert (1‘s complement):
? ? ? ? ? ? ? ?INV ws, rs1 ws:=!rs1
4. Logical Shift Left:
? ? ? ? ? ? ? ?LSL ws, rs1, rs2 ws:=rs1 << rs2
5. Logical Shift Right:? ? ? ? ? ? ? ?LSR ws, rs1, rs2 ws:=rs1 >> rs2
6. Bitwise AND:? ? ? ? ? ? ? ?AND ws, rs1, rs2 ws:=rs1 ? rs2
7. Bitwise OR:? ? ? ? ? ? ? OR ws, rs1, rs2 ws:=rs1 | rs2
8. Set on Less Than:
? ? ? ? ? ? ?SLT ws, rs1, rs2 ws:=1 if rs1 < rs2; ws:=0 if rs1 ≥ rs2
C. Control Flow Instructions
1. Branch on Equal:
? ? ? ? ? ? ? ?BEQ rs1, rs2, offset
? ? ? ? ? ? ? ?Branch to (PC 2 (offset << 1)) when rs1 = rs2
2. Branch on Not Equal:
? ? ? ? ? ? ? BNE rs1, rs2, offset
? ? ? ? ? ? ? Branch to (PC 2 (offset << 1)) when rs1 != rs2
3. Jump: JMP offset Jump to {PC [15:13], (offset << 1)}
Instruction Format of the RISC
Processor Control Unit Design:
ALU Control Unit Design:Verilog code for the RISC processor:
1. Verilog code for?Instruction Memory?:
`include "Parameter.v"// fpga4student.com // FPGA projects, VHDL projects, Verilog projects // Verilog code for RISC Processor // Verilog code for Instruction Memorymodule Instruction_Memory( input[15:0] pc, output[15:0] instruction);
reg [`col - 1:0] memory [`row_i - 1:0]; wire [3 : 0] rom_addr = pc[4 : 1]; initial begin $readmemb("./test/test.prog", memory,0,14); end assign instruction = memory[rom_addr];
endmodule2. Verilog code for?register file:
`timescale 1ns / 1ps// fpga4student.com // FPGA projects, VHDL projects, Verilog projects // Verilog code for RISC Processor // Verilog code for register filemodule GPRs( input clk, // write port input reg_write_en, input [2:0] reg_write_dest, input [15:0] reg_write_data, //read port 1 input [2:0] reg_read_addr_1, output [15:0] reg_read_data_1, //read port 2 input [2:0] reg_read_addr_2, output [15:0] reg_read_data_2); reg [15:0] reg_array [7:0]; integer i; // write port //reg [2:0] i; initial begin for(i=0;i<8;i=i 1) reg_array[i] <= 16'd0; end always @ (posedge clk ) begin if(reg_write_en) begin reg_array[reg_write_dest] <= reg_write_data; end end? assign reg_read_data_1 = reg_array[reg_read_addr_1];?assign?reg_read_data_2?=?reg_array[reg_read_addr_2];
endmodule3. Verilog code for Data Memory:
`include "Parameter.v"// fpga4student.com // FPGA projects, VHDL projects, Verilog projects // Verilog code for RISC Processor // Verilog code for data Memorymodule Data_Memory( input clk, // address input, shared by read and write port input [15:0] mem_access_addr, // write port input [15:0] mem_write_data, input mem_write_en, input mem_read, // read port output [15:0] mem_read_data);
reg [`col - 1:0] memory [`row_d - 1:0];integer f;wire [2:0] ram_addr=mem_access_addr[2:0];initial begin $readmemb("./test/test.data", memory); f = $fopen(`filename); $fmonitor(f, "time = %d\n", $time, "\tmemory[0] = %b\n", memory[0], "\tmemory[1] = %b\n", memory[1], "\tmemory[2] = %b\n", memory[2], "\tmemory[3] = %b\n", memory[3], "\tmemory[4] = %b\n", memory[4], "\tmemory[5] = %b\n", memory[5], "\tmemory[6] = %b\n", memory[6], "\tmemory[7] = %b\n", memory[7]); `simulation_time; $fclose(f); end always @(posedge clk) begin if (mem_write_en) memory[ram_addr] <= mem_write_data; end assign mem_read_data = (mem_read==1'b1) ? memory[ram_addr]: 16'd0;
endmodule4. Verilog code for ALU unit:
// fpga4student.com // FPGA projects, VHDL projects, Verilog projects // Verilog code for RISC Processor // Verilog code for ALUmodule ALU( input [15:0] a, //src1 input [15:0] b, //src2 input [2:0] alu_control, //function sel output reg [15:0] result, //result output zero );
always @(*)begin case(alu_control) 3'b000: result = a b; // add 3'b001: result = a - b; // sub 3'b010: result = ~a; 3'b011: result = a< 3'b100: result = a>>b; 3'b101: result = a 
下載文檔本站聲明： 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點(diǎn)，本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀
北京2022年10月19日 /美通社/ -- 隨著云計(jì)算、大數(shù)據(jù)的普及發(fā)展，過(guò)去的"云"是服務(wù)于大企業(yè)的計(jì)算模型，而十多年過(guò)去了，越來(lái)越多的應(yīng)用及業(yè)務(wù)走上"云端"，對(duì)計(jì)算核心數(shù)需求...
關(guān)鍵字： ARM 大數(shù)據(jù) 云游戲 CPULinux內(nèi)核是從V2.6開(kāi)始引入設(shè)備樹(shù)的概念，其起源于OF:OpenFirmware， 用于描述一個(gè)硬件平臺(tái)的硬件資源信息，這些信息包括：CPU的數(shù)量和類別、內(nèi)存基地址和大小、總線和橋、外設(shè)連接、中斷控制器和中斷使用情...
關(guān)鍵字： Linux內(nèi)核 硬件 CPUCPU內(nèi)部自帶的定時(shí)器模塊，通過(guò)初始化、配置可以實(shí)現(xiàn)定時(shí)，定時(shí)時(shí)間到以后就會(huì)執(zhí)行相應(yīng)的定時(shí)器中斷處理函數(shù)。硬件定時(shí)器一般都帶有其它功能，比如PWM輸出、輸入捕獲等等功能。但是缺點(diǎn)是硬件定時(shí)器數(shù)量少?。?/p> 關(guān)鍵字： 軟件定時(shí)器 硬件定時(shí)器 CPU
廠商專欄
熱門(mén)文章
- 國(guó)產(chǎn)GPU第一股摩爾線程終于來(lái)了：12月5日上市 市值537億
- 1.2億天價(jià)罰單！全球第三大設(shè)備商因臺(tái)積電2nm泄密案被起訴
- 科技巨頭集體預(yù)警：內(nèi)存價(jià)格將大幅上漲！
- 基于PLC的焊點(diǎn)檢測(cè)隔離機(jī)的電控設(shè)計(jì)
- 盤(pán)點(diǎn)GET 和 POST請(qǐng)求的本質(zhì)區(qū)別
- CAN收發(fā)器
- CAN的數(shù)據(jù)幀
- 荷蘭安世仍未向中國(guó)供應(yīng)晶圓 全球汽車產(chǎn)線幾周內(nèi)或?qū)⑼．a(chǎn)
- 終止一切對(duì)華采購(gòu)！美國(guó)汽車巨頭要求數(shù)千供應(yīng)商“斷華”！
- AI 史詩(shī)三幕?。杭軜?gòu)師搭臺(tái)、協(xié)調(diào)者唱戲、哨兵守夜——Gartner 2026 十大戰(zhàn)略技術(shù)趨勢(shì)全景解碼
編輯精選
更多
論壇活動(dòng)
更多
論壇熱帖
- 【每周分享】程序員真的逃不過(guò)35歲被裁的坎嗎？
- 【每周分享】公司已經(jīng)裁掉我了，還在繼續(xù)安排大量工作給我，這合適嗎？
- 【每周分享】努力、運(yùn)氣、選擇，哪一個(gè)更重要？
- CW32L012固件庫(kù)發(fā)現(xiàn)兩處問(wèn)題
- CW32L011休眠模式 偶發(fā)無(wú)法喚醒
- gd32f4 中斷影響adc采樣怎么解決
- GD32F303定時(shí)器捕獲頻率出現(xiàn)問(wèn)題
- 用PMOS做開(kāi)關(guān)的電路，開(kāi)關(guān)按下PMOS導(dǎo)通，電路為啥不行呢
- APM32F407備份SRAM VBAT測(cè)試避坑指南：從誤判到精準(zhǔn)檢測(cè)
- 極海的APM32F425和APM32F427到底有什么區(qū)別？
技術(shù)子站
更多
