據(jù)介紹，這個(gè)使用臺(tái)積電16nm工藝打造的FPGA擁有350億個(gè)晶體管、900萬(wàn)個(gè)系統(tǒng)邏輯單元、每秒高達(dá)1.5 Terabit的DDR4存儲(chǔ)器帶寬、每秒高達(dá)f 4.5 Terabit的收發(fā)器帶寬和過(guò)2,000個(gè)用戶(hù)I/O。

這個(gè)有史以來(lái)單顆芯片擁有最高邏輯密度和最大I/O數(shù)量的FPGA能夠?yàn)槲磥?lái)最先進(jìn)ASIC和SoC技術(shù)的模擬與原型設(shè)計(jì)提供支持;同時(shí)，也將廣泛支持測(cè)試測(cè)量、計(jì)算、網(wǎng)絡(luò)、航空航天和國(guó)防等相關(guān)應(yīng)用。

尤其是在對(duì)人工智能 (AI)、機(jī)器學(xué)習(xí) (ML)、視頻處理和傳感器融合等領(lǐng)域的領(lǐng)先算法支持方面。相比上一代業(yè)界最大容量FPGA ( 20 nm 的 UltraScale 440 FPGA ) ，VU19P將容量擴(kuò)大了1.6倍。

我們知道，在現(xiàn)代的芯片設(shè)計(jì)中，利用FPGA來(lái)做相關(guān)的設(shè)計(jì)驗(yàn)證是當(dāng)中很重要的一環(huán)。但過(guò)去幾年，因?yàn)槿斯ぶ悄?機(jī)器學(xué)習(xí), 5G, 汽車(chē) , 視覺(jué),和 超大規(guī)模 ASIC及SoC需求的增加，待驗(yàn)證芯片的增長(zhǎng)速度，遙遙領(lǐng)先于用于驗(yàn)證的FPGA容量的提升。那就意味著我們?nèi)绻雽?shí)現(xiàn)相關(guān)的設(shè)計(jì)的驗(yàn)證，就不得不把設(shè)計(jì)拆分成幾個(gè)部分，在不多個(gè)FPGA上驗(yàn)證。這樣不但會(huì)給方案部署帶來(lái)嚴(yán)峻的挑戰(zhàn)，也給開(kāi)發(fā)者帶來(lái)了巨大的成本壓力。但在大容量的新FPGA面世之后，相應(yīng)問(wèn)題會(huì)獲得一定程度的緩解。

賽靈思產(chǎn)品線(xiàn)市場(chǎng)營(yíng)銷(xiāo)與管理高級(jí)總監(jiān)Sumit Shah表示：“VU19P不僅能幫助開(kāi)發(fā)者加速硬件驗(yàn)證，還能助其在ASIC或SoC可用之前就能提前進(jìn)行軟件集成。VU 19P是賽靈思刷新世界記錄的第三代FPGA。第一代是 Virtex-7 2000T，第二代是Virtex UltraScale VU440，現(xiàn)在是第三代 VirtexUltraScale+ VU19P。VU19P所帶來(lái)的不僅僅是尖端的芯片技術(shù)，同時(shí)我們還為之提供了可靠且業(yè)經(jīng)驗(yàn)證的工具流和IP支持。”

他們進(jìn)一步指出，通過(guò)一系列調(diào)試工具、可視化工具和IP支持，VU19P為客戶(hù)快速設(shè)計(jì)和驗(yàn)證新一代應(yīng)用與技術(shù)提供了一個(gè)全面的開(kāi)發(fā)平臺(tái)。軟硬件協(xié)同驗(yàn)證支持開(kāi)發(fā)者在取得實(shí)體器件之前就能提前著手啟動(dòng)軟件與定制功能的實(shí)現(xiàn)。此外，通過(guò)使用賽靈思Vivado?設(shè)計(jì)套件，可以協(xié)同優(yōu)化設(shè)計(jì)流程，從而降低成本、減輕流片風(fēng)險(xiǎn)、提高效率并加速產(chǎn)品上市進(jìn)程。

ARM設(shè)計(jì)服務(wù)總監(jiān)Tran Nguyen也強(qiáng)調(diào)：“ARM依靠賽靈思器件作為驗(yàn)證我們新一代處理器IP和SoC技術(shù)的工藝。全新推出的VU19P將支持Arm及 我們生態(tài)系統(tǒng)中的眾多其他合作伙伴，加速實(shí)現(xiàn)設(shè)計(jì)、開(kāi)發(fā)和驗(yàn)證我們最宏偉的技術(shù)路線(xiàn)圖。”