功率半導體開關通常在用于電路設計時，能夠在不增加開關損耗的情況下減小電流傳導期間的損耗，這是其一大優(yōu)勢。在各種電路保護應用中，器件需要連續(xù)傳送電流，較低的傳導態(tài)損耗有利于使系統(tǒng)保持較高的效率，并將產生的廢熱降至最低。如果在這些應用中需要放心地使用這些功率開關，必須滿足各種類型的耐用性標準。

在本文中，我們將討論最先進的低阻抗功率半導體開關，介紹其關鍵特性和應用優(yōu)勢。這些開是由UnitedSiC開發(fā)，采用堆疊式共源共柵(cascode)技術，其中將一個特殊設計，阻抗低于1mΩ的硅低壓MOSFET堆疊在一個阻抗低于10mΩ的650～1200V常開型碳化硅(SiC) JFET之上。所形成的復合器件被稱為SiC FET，可以像標準硅器件一樣進行驅動，但是與硅IGBT、硅MOSFET和SiC MOSFET相比，具有許多優(yōu)勢。

什么是堆疊式共源共柵?

與包括SiC MOSFET、硅MOSFET和GaN HEMT在內的其他可用功率晶體管相比，常開型SiC JFET的單位芯片面積具有更低的導通阻抗。如圖1a所示，當?shù)蛪篗OSFET堆疊在JFET上時，為了實現(xiàn)圖1b的共源共柵架構，就形成了低阻抗常關斷型開關，稱為堆疊式共源共柵，其阻抗是低壓MOSFET和SiC JFET阻抗之和，根據(jù)所選擇的MOSFET和JFET的不同，其阻抗可能比JFET阻抗高5～20%。

顯示了8.6mΩ，1200V堆疊芯片UF3SC12009Z的尺寸。由于在組裝之前將低壓MOSFET預堆疊在JFET上，因此該復合器件與標準組裝管芯連接和引線鍵合設備兼容。而且，很有意義的是，該器件適合用于電源模塊，并且還可通過TO247-4L封裝提供(器件名稱UF3SC12009K4S)。