我在看書的時(shí)候看到了針對(duì)FPGA和CPLD的數(shù)字IC門電路級(jí)同步設(shè)計(jì)的經(jīng)驗(yàn)總結(jié)，拿來共享：


（1）所有數(shù)據(jù)都要通過組合邏輯和延時(shí)單元，典型的延時(shí)單元是觸發(fā)器，這些觸發(fā)器被一個(gè)時(shí)鐘信號(hào)所同步。
（2）延時(shí)總是由延時(shí)單元來控制，而不是由組合邏輯來控制。
（3）組合邏輯所產(chǎn)生的信號(hào)不能在沒有通過一個(gè)同步延時(shí)單元的情況下反饋回同一個(gè)邏輯組合。
（4）時(shí)鐘信號(hào)不能被門控，必須直接到達(dá)延時(shí)單元的時(shí)鐘輸入端，而不經(jīng)過任何組合邏輯。
（5）數(shù)據(jù)信號(hào)必須只通向組合邏輯或延時(shí)單元的數(shù)據(jù)輸入端。

* - 本貼最后修改時(shí)間：2004-9-28 17:23:44 修改者：uuu_000
* - 修改原因：忘了說一些事情 ：）