21ic訊  Cadence設(shè)計系統(tǒng)公司與中芯國際集成電路制造有限公司，中國內(nèi)地規(guī)模最大、技術(shù)最先進的集成電路晶圓代工企業(yè)，今日共同宣布中芯國際已采用Cadence® 數(shù)字工具流程，應(yīng)用于其新款SMIC Reference Flow 5.1，一款為低功耗設(shè)計的完整的RTL-GDSII 數(shù)字流程。Cadence流程結(jié)合了先進功能，以幫助客戶為40納米芯片設(shè)計提高功率、性能和面積。流程中使用的Cadence工具有：RTL Compiler、Encounter® Digital Implementation System、Encounter Conformal® Low Power、Cadence QRC Extraction、TempusTM Timing Signoff Solution、Encounter Power System、Physical Verification System和Cadence CMP Predictor。

SMIC新款Reference Flow 5.1支持Cadence時鐘同步優(yōu)化技術(shù)(CCOpt)，這是Cadence Encounter®數(shù)字實現(xiàn)系統(tǒng)的關(guān)鍵特征。其認證過程顯示：與傳統(tǒng)的時鐘樹綜合方案相比，CCOpt能夠在SMIC 40納米流程上降低14%的功耗、節(jié)省11%的面積、提高4%的性能。

Ÿ Cadence的層次化低功耗數(shù)字流程，結(jié)合了最新版本的流行功率格式CPF2.0。

Ÿ Cadence的物理驗證系統(tǒng)(PVS)，包括中芯國際的首個使用Cadence PVS的在線40納米DRC/LVS 驗證規(guī)則文件，以及SMIC首個40納米的Dummy Fill規(guī)則文件。

Ÿ GigaOpt技術(shù)，進行了RTL-to-GDSII的核心優(yōu)化。

“我們與Cadence緊密合作以確保我們雙方的客戶都能充滿信心地使用最新的Cadence數(shù)字工具，從而推進中芯國際40納米制程芯片的制造。”中芯國際設(shè)計服務(wù)中心資深副總裁湯天申表示：“該新參考流程為我們的客戶提供了先進的工藝，提高了諸如功率、性能和面積等關(guān)鍵指標。”

“中芯國際的Reference Flow 5.1為我們的客戶提供了一個如何在最大限度提升芯片質(zhì)量的同時，有效地從設(shè)計過渡到生產(chǎn)的清晰指南。”Cadence戰(zhàn)略總監(jiān)兼數(shù)字和簽收集團高級副總裁徐季平博士表示：“由于芯片設(shè)計固有的復(fù)雜性仍在發(fā)展，Cadence將繼續(xù)與中芯國際加強合作，為客戶提供強大的自動化工具，助其取得商業(yè)成功。”