機延時輸出低電平電路如上圖所示。當電路接上電源后，由于電容C來不及充電，555時基電路的②、⑥腳處于低電平，③腳輸出高電平。隨著電容C的充電，555時基電路的②、⑥腳電位開始上升。直到②腳電位上升到2/3 Vcc　時，電路狀態(tài)發(fā)生翻轉，③腳由高電平變?yōu)榈碗娖讲⒁恢北３窒氯?。延遲時間tw=1.1RC.　　這種電路多用來控制整機電路中的局部電路在開機工作一定時間后斷開電源而停止工作。