開機延時輸出高電平電路如上圖所示。當開機接通電源后，由于電容C來不及充電，555時基電路的②、⑥腳處于高電平，③腳輸出低電平。隨著電容C充電，555時基電路的②、⑥腳電位下降。直到②腳電位低于1/3 Vcc　　時，電路狀態(tài)發(fā)生翻轉(zhuǎn)，③腳由低電平變?yōu)楦唠娖?，并一直保持下去。開機延遲時間tw=1.1RC.　　電路中的二極管VD是為電源斷電后電容C放電而設置的。這種電路一般用來控制高壓電源的延遲接通或控制其他電源電路的延遲接通，故又把這種電路叫做開機高壓延時電路。