如下圖是一款簡(jiǎn)單的恒流源電路圖,在該電路中:當(dāng)±v,R b2、Rtii和Re被確定之后,c就被確定了,在一定范圍內(nèi)與負(fù)載電阻RL的大小無(wú)關(guān),只要使管子的V伸工作在晶體管輸出特性曲線的平坦部分,就可以保持Jc的不變。

如下圖是一款簡(jiǎn)單的恒流源電路圖,在該電路中:當(dāng)±v,R b2、Rtii和Re被確定之后,c就被確定了,在一定范圍內(nèi)與負(fù)載電阻RL的大小無(wú)關(guān),只要使管子的V伸工作在晶體管輸出特性曲線的平坦部分,就可以保持Jc的不變。

在精密模擬電路設(shè)計(jì)中,電源噪聲與共模干擾已成為制約系統(tǒng)信噪比的核心瓶頸。以16位ADC采集系統(tǒng)為例,電源紋波每增加1mV可能引入0.5LSB的量化誤差,而共模干擾通過(guò)寄生電容耦合至差分輸入端時(shí),可使有效位數(shù)(ENOB)下...
關(guān)鍵字: 模擬電路 抗干擾設(shè)計(jì) 電源去耦 共模噪聲