1 鎖相倍頻電路的原理
鎖相倍頻電路能否實時穩(wěn)定的輸出12.8kHz的方波，是整個檢測模塊在開機后能否在最短時間內(nèi)開始工作的關鍵。圖1所示為鎖相倍頻電路的原理框圖。
圖1 鎖相倍頻電路的原理框圖
由圖1可以看出，鎖相倍頻電路是一個閉環(huán)頻率反饋系統(tǒng)，它主要由鑒相器、低通濾波器、壓控振蕩器和累加計數(shù)器構(gòu)成。
鑒相器是使輸出電壓與兩個輸入信號之間的相位差有確定關系的電路，它是鎖相環(huán)PLL（Phase Locked Loop）的基本部件之一，鑒相器可以分為模擬鑒相器和數(shù)字鑒相器兩種。
鑒相器的輸出信號包含很多的諧波分量，當鎖相環(huán)處于鎖定狀態(tài)時，這些分量的第一項為“直流”分量，其它頻率的分量為不需要的信號，而且在鎖相倍頻電路的信號傳遞中，也會有高頻噪聲對信號產(chǎn)生干擾，這些較高頻率的分量也是不需要的信號，所以要用低通濾波器將其濾除。在此設計中，采用一階低通濾波器。
壓控振蕩器是輸出頻率與輸入電壓有對應關系的振蕩電路VCO（Voltage-controlled Oscillator），在自動頻率控制環(huán)路和鎖相環(huán)環(huán)路中，輸入控制電壓是誤差信號電壓，壓控振蕩器是環(huán)路中的一個受控部件。
在APF的檢測系統(tǒng)中，鎖相倍頻電路的輸出作為啟動AD采樣的信號，分頻器將VCO產(chǎn)生的輸出信號頻率除以N，這個因子多數(shù)情況下可變或可編程控制，分頻器通常由觸發(fā)器（如RS觸發(fā)器、JK觸發(fā)器或是T觸發(fā)器）級聯(lián)而成，一個JK觸發(fā)器可以將加到它的時鐘輸入端信號2分頻，兩個就是4分頻等。
在此電路中，使用了二進制加法計數(shù)器CD4040，即其累加數(shù)均為2的倍數(shù)，如要得到256倍，即把輸出信號從其Q8腳輸出。
2 鎖相倍頻電路的設計
2.1 過零檢測電路
過零檢測電路原理圖如圖2所示。電路中采用宇波CHV-25P霍爾電壓傳感器，此霍爾電壓傳感器的額定電流為10mA，原邊與副邊匝數(shù)比為2500：1000，所以在將A相電網(wǎng)電壓接入霍爾電壓傳感器前，需要通過一個限流電阻進行限流，以免電流過大將霍爾電壓傳感器燒壞，它的M端為副邊電流輸出端，需要加一支采樣電阻，將電阻上的壓降引入一個由運算放大器CA3140及四個電阻組成的滯回比較器，然后在其輸出端通過一個由兩個二極管組成的鉗位電路之后，將高低電平鎖定為5V和0V，然后再進入一個與非門CD4093，對輸出信號進行整形，將信號變成高電平為5V，低電平為0V的標準的方波，然后此方波會作為鎖相倍頻電路的輸入信號。
圖2 過零檢測電路原理圖
[!--empirenews.page--]2.2 鎖相倍頻電路
此鎖相倍頻電路采用了一片鎖相環(huán)芯片74HC4046、一片累加計數(shù)器CD4040和低通濾波器，其電路連接圖如圖3所示。
圖3 鎖相倍頻電路原理圖
A相電壓經(jīng)過零信號檢測電路后得到與A相電壓同步的50Hz方波，作為鎖相倍頻電路的輸入信號進入鎖相環(huán)芯片74HC4046的14號引腳，4號引腳是74HC4046內(nèi)部壓控振蕩器的輸出端，其輸出信號輸入CD4040的10號引腳，進行256倍的倍頻，其倍頻信號從二進制計數(shù)器CD4040的13號引腳輸出又進入74HC4046的3號引腳，即比較信號輸入端，74HC4046內(nèi)部的相位比較器對兩個信號進行相位比較后，從相位比較器Ⅱ的輸出端13號引腳輸入，經(jīng)過由 、 和 組成的低通濾波器，將高頻噪聲濾除后，再進入74HC4046的內(nèi)部壓控振蕩器，作為其控制信號，從上述過程可以看到這是一個閉環(huán)控制系統(tǒng)，經(jīng)過不斷的調(diào)節(jié)，使輸出信號頻率為輸入信號頻率的256倍，并且使輸入信號與比較信號的頻差為零。
3 實驗結(jié)果及分析
過零檢測電路在外加信號頻率為50Hz正弦波時的實驗波形圖如圖4所示。
圖4 過零信號與正弦波形
圖5所示為所設計的鎖相倍頻電路的輸出實驗波形。
圖5 鎖相倍頻電路輸出的12.82kHz方波
壓控振蕩器的輸入電壓來自于低通濾波器的輸出，所以輸出頻率會有一定的波動，此鎖相倍頻電路的輸出頻率范圍在12.77kHz-12.82kHz。鎖相倍頻電路輸出的頻率在被DSP捕捉到后就會啟動AD7656對信號采樣，由于輸出頻率的脈動，采樣點的正弦和余弦值可能會與表中存儲的正弦和余弦表有一定誤差。在滿足鎖相速度的前提下，應當盡可能減小低通濾波器的截止頻率，以減小輸出頻率的波動。
下載文檔
