2003年發(fā)布的H.264視頻壓縮編碼標(biāo)準(zhǔn)在一定程度上解決了要在盡可能低的碼率下獲得盡可能好的圖像質(zhì)量這一問題。在相同的重建圖像質(zhì)量下，H.264能夠比H.263節(jié)約50%左右的比特率。此外，H.264還增強(qiáng)了其對(duì)網(wǎng)絡(luò)的適應(yīng)性，差錯(cuò)的恢復(fù)能力，使其非常適用于數(shù)字視頻存儲(chǔ)、IPTV及手機(jī)電視等視頻質(zhì)量要求高而信道傳輸環(huán)境不穩(wěn)定的場(chǎng)合。

由于加入了多模式位移估計(jì)、基于4×4塊的整數(shù)變換等多種新的算法，使H.264算法本身的復(fù)雜度大幅增加。因此采用基于TI的TMS320DM6446的DAVINCI_EVM平臺(tái)作為算法的硬件平臺(tái)，提出針對(duì)達(dá)芬奇平臺(tái)對(duì)H.264編碼器進(jìn)行優(yōu)化，在不降低編碼質(zhì)量的情況下提高程序運(yùn)行效率，降低運(yùn)算復(fù)雜度的一個(gè)實(shí)現(xiàn)方案。

H.264編碼器的算法流程
H.264編碼器結(jié)構(gòu)如圖1所示，輸入的Fn為當(dāng)前幀或場(chǎng)，編碼器以宏塊為單位進(jìn)行處理，每個(gè)宏塊可以選擇幀內(nèi)或者幀間預(yù)測(cè)兩種編碼方式。如果采用幀內(nèi)編碼模式，其預(yù)測(cè)值PRED（圖1中為P）是由本幀中之前已經(jīng)經(jīng)過編碼、解碼、重建的一些樣本點(diǎn)生成。而如果采用幀間模式，則P由一個(gè)或者多個(gè)參考幀的運(yùn)動(dòng)補(bǔ)償預(yù)測(cè)生成。預(yù)測(cè)值P和當(dāng)前塊相減后，產(chǎn)生一個(gè)殘差塊D，經(jīng)塊變換、量化后產(chǎn)生一組量化后的變換系數(shù)X，再經(jīng)熵編碼，與解碼所需的一些信息一起組成一個(gè)壓縮后的碼流，經(jīng)NAL供傳輸和存儲(chǔ)用。

圖1 H.264編碼器結(jié)構(gòu)

編碼硬件平臺(tái)概況
本設(shè)計(jì)采用的達(dá)芬奇數(shù)字視頻評(píng)估模塊DVEVM（Digital Video Evaluation Module）是TI提供的用來評(píng)估DaVinci技術(shù)和DM644x體系架構(gòu)的評(píng)估模塊，是強(qiáng)調(diào)片上能力的一個(gè)很好的參考平臺(tái)。其硬件資源包括TM320DM6446的DSP和ARM9的雙核芯片、128M的SDRAM、16MB的NAND Flash以及豐富的外設(shè)接口。

TM320DM6446中用于編碼器具體實(shí)現(xiàn)的C64x+DSP的時(shí)鐘頻率達(dá)到600MHz。C64x+DSP的內(nèi)部存儲(chǔ)器的配置包括32KB的程序存儲(chǔ)器L1P、80KB的數(shù)據(jù)存儲(chǔ)器L1D和64KB的二級(jí)緩存L2。圖2為TM320DM6446中DSP端的核心C64x+的結(jié)構(gòu)原理圖。

圖2 C64x+結(jié)構(gòu)原理圖

編碼器在TM320DM6446上的實(shí)現(xiàn)
由于DSP平臺(tái)與PC平臺(tái)的差異性，必須要對(duì)PC上開發(fā)的編碼器程序進(jìn)行結(jié)構(gòu)上的調(diào)整，并進(jìn)行合理的內(nèi)存分配才能在DSP平臺(tái)上正常的運(yùn)行。主要實(shí)現(xiàn)步驟如下。

[!--empirenews.page--]
1  編碼器C語言結(jié)構(gòu)調(diào)整
PC平臺(tái)上用C語言實(shí)現(xiàn)的編碼器在DSP平臺(tái)上的編碼幀率（fps）非常低，平均2s才能編完一幀，其主要原因是無法利用DSP的并行處理機(jī)制。因此針對(duì)C64x+的特點(diǎn)，將程序中對(duì)流水線操作影響較大的循環(huán)拆分成若干小循環(huán)實(shí)現(xiàn)。對(duì)編碼器運(yùn)行速度影響較大的模塊，如sad的計(jì)算，DCT變換等采用CCS自帶的圖像庫(kù)以提高編碼效率。

2  DSP端的內(nèi)存配置
由于視頻編碼的數(shù)據(jù)存取量較大，而 DAVINCI_EVM提供了256M的外部存儲(chǔ)器DDR2，因此通過對(duì)DSP/BIOS的設(shè)置將外部存儲(chǔ)器設(shè)置為DDR2，并將可執(zhí)行的C代碼及C代碼的堆存入外部存儲(chǔ)器中。

3  對(duì)DSP端BOOT的設(shè)置
由于TM320DM6446采用雙核的設(shè)計(jì)，ARM端只負(fù)責(zé)整個(gè)工程的控制而不參與編碼算法的具體實(shí)現(xiàn)。為了保證編碼算法能在DSP端無中斷的全速運(yùn)行，需要對(duì)ARM端進(jìn)行屏蔽，并通過對(duì)DAVINCI_EVM跳線的設(shè)置使DSP端自BOOT。

通過以上步驟，編碼器效率雖然有所提高，但仍無法滿足實(shí)時(shí)性的要求，因此必須結(jié)合DM6446本身的特點(diǎn)對(duì)編碼器算法進(jìn)行進(jìn)一步的優(yōu)化。

編碼器的優(yōu)化
本文對(duì)H.264算法的優(yōu)化主要有兩個(gè)方面：1）對(duì)算法中耗時(shí)較多的運(yùn)動(dòng)估計(jì)模塊進(jìn)行優(yōu)化；2）對(duì)DSP的數(shù)據(jù)搬移進(jìn)行優(yōu)化。

1 對(duì)編碼器算法運(yùn)動(dòng)估計(jì)模塊的優(yōu)化
由于DSP硬件資源有限，因此有必要對(duì)H.264編碼器中所耗時(shí)間較多的模塊進(jìn)行優(yōu)化，表1為H.264各模塊復(fù)雜度比較。

由表1可見，運(yùn)動(dòng)估計(jì)占了一半左右的時(shí)間。運(yùn)動(dòng)估計(jì)復(fù)雜度高的主要原因是采用了全搜索算法，雖然精度非常高，但帶來了大量的計(jì)算量。針對(duì)這一問題，本設(shè)計(jì)在已有的菱形搜索算法基礎(chǔ)上進(jìn)行進(jìn)一步的優(yōu)化。

為了減少靜止宏塊被編碼以及大模板搜索所帶來的運(yùn)算量，在用菱形算法進(jìn)行運(yùn)動(dòng)搜索之前，以待編碼宏塊周圍已編碼宏塊的運(yùn)動(dòng)矢量信息及SKIP狀況為依據(jù)預(yù)測(cè)當(dāng)前宏塊是否使用SKIP模式編碼。當(dāng)待編碼宏塊為非靜止宏塊時(shí)，再根據(jù)周圍已編碼宏塊的SAD值預(yù)測(cè)當(dāng)前宏塊的運(yùn)動(dòng)劇烈程度，若是運(yùn)動(dòng)平緩的宏塊則直接使用小模板進(jìn)行搜索。只有當(dāng)待編碼宏塊被判定為劇烈運(yùn)動(dòng)的宏塊時(shí)才進(jìn)行大模板搜索。由于多次的大模板搜索循環(huán)帶來較大的計(jì)算量，因此在進(jìn)行大模板搜索之前首先根據(jù)周圍宏塊的信息對(duì)最大搜索次數(shù)MaxNum進(jìn)行預(yù)估值。當(dāng)大模板的搜索次數(shù)大于MaxNum時(shí)直接跳轉(zhuǎn)至小模板搜索。此流程設(shè)計(jì)可使靜止宏塊和運(yùn)動(dòng)平緩的宏塊不進(jìn)入運(yùn)算量大的大模板搜索環(huán)節(jié)。優(yōu)化后的菱形算法流程如圖3所示。

圖3 優(yōu)化算法流程圖

[!--empirenews.page--]
2 對(duì)DSP數(shù)據(jù)搬移的優(yōu)化
視頻編碼需要處理較大的數(shù)據(jù)量，如一幀CIF格式的YUV數(shù)據(jù)約有150K，而H.264除了要存儲(chǔ)當(dāng)前幀的信息外還必須存儲(chǔ)重建幀和參考幀的信息，為此必須使用DM6446的片外存儲(chǔ)器，即DDR。但是DSP的CPU對(duì)不同存儲(chǔ)器的訪問速度是不一樣的，訪問速度最快的是離DSP核最近的L1P和L1D，其次是二級(jí)緩存L2，訪問速度最慢的是DSP的片外存儲(chǔ)器。DSP對(duì)不同存儲(chǔ)器的訪問速度相差數(shù)倍。為了提高編碼器的運(yùn)行效率，節(jié)省DSP核對(duì)各個(gè)模塊訪問所消耗的時(shí)鐘周期，需要啟用DSP的DMA作為數(shù)據(jù)在兩個(gè)存儲(chǔ)器之間的傳輸通路。DMA的特點(diǎn)是可以在不需要CPU干預(yù)的情況下，在后臺(tái)執(zhí)行數(shù)據(jù)的高速傳輸，能夠有效減輕CPU的負(fù)荷。

C64x+在外部存儲(chǔ)器與內(nèi)部存儲(chǔ)器之間的數(shù)據(jù)傳遞可以通過增強(qiáng)型DMA（EDMA）實(shí)現(xiàn)。EDMA傳輸?shù)陌l(fā)起方式有3種，包括手動(dòng)觸發(fā)方式、外設(shè)事件發(fā)起方式及QDMA模式。在編碼算法中，每處理完一組宏塊就要向CPU提出DMA傳輸申請(qǐng)，因此采用QDMA模式的傳輸發(fā)起方式更適用于編碼算法。

DSP核對(duì)兩級(jí)內(nèi)部存儲(chǔ)器L1和L2的訪問速度也不同，如果將外部存儲(chǔ)器的數(shù)據(jù)直接通過EDMA傳入L1D和L1P，這樣的傳輸方式雖然較快，但需要分配比較大的L1 SRAM，這意味著L1的Cache就會(huì)變小，過小的L1 Cache會(huì)影響L2和外部?jī)?nèi)存中的代碼和數(shù)據(jù)的效率。出于上述考慮，可以將L2作為L(zhǎng)1與外部存儲(chǔ)器之間的數(shù)據(jù)過渡區(qū)。L1和L2之間的數(shù)據(jù)傳遞采用C64x+新引入的IDMA，其原理跟EDMA相似，實(shí)現(xiàn)兩個(gè)內(nèi)部存儲(chǔ)器的高速數(shù)據(jù)傳遞。

為了使EDMA可以不間斷的實(shí)現(xiàn)數(shù)據(jù)的搬移，本設(shè)計(jì)采用了二級(jí)乒乓傳輸?shù)姆绞?，首先在L1 SRAM和L2 SRAM中開辟兩個(gè)緩沖區(qū)，CPU在處理一個(gè)當(dāng)前宏塊組數(shù)據(jù)之前先處理EDMA和IDMA的傳輸申請(qǐng)，當(dāng)CPU編碼完一個(gè)宏塊組時(shí)，IDMA已將數(shù)據(jù)搬移至離核最近的L1緩沖區(qū)，當(dāng)CPU繼續(xù)處理下一個(gè)宏塊組前再次處理EDMA和IDMA的傳輸申請(qǐng)。如此以乒乓傳遞的方式搬移數(shù)據(jù)可以保證CPU處理數(shù)據(jù)時(shí)最短的等待時(shí)間。

優(yōu)化結(jié)果及分析
表2為優(yōu)化前后的H.264編碼器對(duì)3個(gè)測(cè)試序列在DM6446上編碼后的結(jié)果比較。在表2中，優(yōu)化后的幀頻率比優(yōu)化前有了較大幅度的提高，這是由于對(duì)編碼器的運(yùn)動(dòng)估計(jì)模塊進(jìn)行優(yōu)化后，有效減少了這一模塊所消耗的時(shí)鐘周期。而對(duì)DSP數(shù)據(jù)搬移方式的優(yōu)化，減少了DSP核等待數(shù)據(jù)搬入所消耗的時(shí)鐘周期。表2中，PSNR的值在優(yōu)化前后并沒有明顯變化，說明優(yōu)化后編碼質(zhì)量未受大的影響。