硅產品知識產權(SIP)平臺解決方案和數字信號處理器(DSP)內核授權廠商CEVA公司推出高能效1 GHz DSP內核CEVA-X1643，新產品可提升有線和無線通信、安防監(jiān)控、便攜多媒體等廣泛應用的總體芯片性能。CEVA-X1643是CEVA-X DSP架構系列的最新成員，這款已獲廣泛使用DSP架構已授權予超過25家客戶采用，并已通過1億多部設備交付使用。

CEVA-X1643利用現有CEVA-X系列DSP內核的高效架構和成熟的軟件開發(fā)環(huán)境，并實現數項重要功能升級，包括：

·支持先進的數據高速緩存和緊密耦合的存儲器架構，可簡化來自其它DSP平臺的軟件綜合和軟件移植，從而縮短總體上市時間
·內存管理支持簡化實時操作系統(tǒng)(RTOS)和多任務
·集成功率調節(jié)單元(PSU)實現高能效架構
·可配置64/128位AXI系統(tǒng)總線支持高內存帶寬
·提供從TI C6x C代碼的無縫移植原生支持
·使用標準40nm工藝技術，在最惡劣狀況下仍能夠達到超過1 GHz DSP性能
·完全兼容所有CEVA-X系列產品Forward Concepts 公司創(chuàng)始人兼總裁Will Strauss 稱：“CEVA-X1643是CEVA之DSP內核系列中引人注目的新產品。它提供1 GHz DSP性能和出色的能效，并在CEVA-X架構上增添了數據高速緩存架構和功率調節(jié)單元，以及通過利用CEVA-X業(yè)界知名的開發(fā)工具，使得開發(fā)者只需最少工作即可在這一高性能DSP內核上有效地使用其原有代碼，對廣泛的半導體企業(yè)具有高度吸引力。”

CEVA市場副總裁Eran Briman表示：CEVA-X1643在卓越的CEVA-X系列DSP的基礎上，提供更高的性能水平，令使用基于DSP的標準芯片和專用標準電路(ASSP)供應商得以轉向基于更靈活、成本效益更高的DSP內核SoC設計。DSP的先進數據緩存架構和軟件開發(fā)環(huán)境顯著簡化了原有代碼向CEVA-X架構的遷移工作，真正實現了CEVA-X1643的全C語言(all-in-C)編程。”

高性能架構

CEVA-X1643 DSP具有結合了單指令多數據(Single Instruction Multiple Data, SIMD)能力的超長指令字(Very Long Instruction Word, VLIW)架構，其32位編程模式支持高水平并行處理方式，每周期可處理多達8條指令，或每周期實現16個SIMD操作。CEVA-X1643借助經平衡優(yōu)化的管線系統(tǒng)，能夠在采用40 nm工藝節(jié)點的芯片中實現超過1 GHz的運行速度。

內置標準AXI總線橋

CEVA-X1643備有基于高性能先進可擴展接口(Advanced eXtensible InteRFace, AXI)的存儲器子系統(tǒng)支持；可配置AXI總線帶寬、并行讀/寫操作、讀后寫入(RAW)操作和其它先進功能，確保在實際系統(tǒng)中達到目標性能。行業(yè)標準系統(tǒng)總線配合完全高速緩存的CEVA-X處理器，確保實現高性能、短設計周期，以及簡便地集成到目標SoC。

高能效功耗控制

CEVA-X1643 DSP內核包含一個創(chuàng)新的功率調節(jié)單元(Power Scaling Unit, PSU)，可提供針對動態(tài)功耗和漏電功耗的先進功率管理功能。該內核支持多個時鐘域以及主要功能單元相關的多功率域功耗管理控制功能，如DSP內核，指令及高速數據緩存。此PSU支持從完全工作、調試旁路、內存維持，到完全電源關斷(power shut-off, PSO)等多種工作模式，且AXI全雙工總線亦提供低功耗特性，可在無數據流時關斷。在能源意識日益深入人心并成為產品關鍵因素的大環(huán)境下，CEVA-X1643可為電池供電或固定設備提供顯著的功耗控制優(yōu)勢。

從基于TI C6x的設計無縫遷移

CEVA-X1643支持從現有DSP芯片輕易遷移至可綜合DSP內核并集成至客戶SoC設計中。它結合了編譯器友好(complier-friendly)的8路VLIW和SIMD架構，一個先進的數據高速緩存架構和內存管理功能，從而使授權廠商可以有效地移植保留其原有代碼，并確保以更低的價格實現相同的DSP性能。

豐富的軟件工具鏈

CEVA-X1643 DSP內核由CEVA-Toolbox軟件開發(fā)、調試和優(yōu)化環(huán)境所支持，僅通過使用標準C源代碼即可實現接近最佳系統(tǒng)性能。CEVA-Toolbox包括應用優(yōu)化器(ApplicaTIon Optimizer)工具，可讓應用開發(fā)人員完全以C語言輕易開發(fā)軟件，從而節(jié)省開發(fā)時間，省去手寫匯編語言環(huán)節(jié)，進而顯著改善總體性能，并縮短SoC的開發(fā)周期。例如，使用應用優(yōu)化器在CEVA-X1643 DSP內核上實現自適應多速率窄帶語音編解碼(Adaptive Multi Rate-Narrow Band, AMR-NB)聲音合成器，在初始編譯時(即在最差的幀速和數據流狀況下)僅需18 MHz性能。